画像認識のための画素並列領域抽出アルゴリズムとFPGAへの実装
スポンサーリンク
概要
- 論文の詳細を見る
本論文では, 画像の領域分割後に得られるエッジ情報を利用し, エッジで囲まれた領域を画素並列で個別に抽出するアルゴリズムとそれを実現するLSI回路構成を提案する.1画素毎に1処理モジュールを割当て, 隣接画素の状態で自分の状態を決めるセルオートマトン型のアルゴリズムである.提案する画素回路は極めてコンパクトなので, すでに提案されている画像分割用画素回路内に組み込むことができるが, 今回はFPGAに実装した例を示し, 画素並列処理がどの程度現状のFPGAで可能かを議論する。
- 2001-07-26
著者
-
岩田 穆
広島大学大学院先端物質科学研究科
-
中野 鉄平
広島大学大学院先端物質科学研究科
-
彦本 里美
広島大学大学院先端物質科学研究科(現)松下電器情報システム広島研究所
-
森江 隆
広島大学大学院先端物質科学研究科
-
永田 真
広島大学大学院先端物質科学研究科
-
彦本 里美
広島大学大学院先端物質科学研究科(現):松下電器情報システム広島研究所
-
中野 鉄平
九州工業大学大学院生命体工学研究科
関連論文
- スイッチトレジスタ回路網を有するシリコン網膜の境界ベース結合MRFモデルへの応用(ニューロハードウェア,ヒューマンインターフェース,一般)
- 微弱な生物発光を検出可能な高感度フォトセンサの開発(立体撮像,高精細撮像,特殊撮像,および一般)
- 強化学習を用いた対戦相手適応型戦略モデル(統計的学習理論及び一般)
- 90nmCMOSを用いた電流モード高速パイプライン型ADCの研究(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 90nmCMOSを用いた電流モード高速パイプライン型ADCの研究
- 脳機能に学ぶ画像認識集積システム
- 画像認識のための画素並列領域抽出アルゴリズムとFPGAへの実装
- デジタル精度補正回路を搭載した高速・低電力CMOS量子化器(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- デジタル精度補正回路を搭載した高速・低電力CMOS量子化器(アナログ回路,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- デジタル補正を用いた高精度・低消費電力サイクリック型AD変換器の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)