動画像符号化処理における電力最小化のためのフィードフォワード型動的周波数/電圧協調制御アルゴリズム
スポンサーリンク
概要
- 論文の詳細を見る
近年,微細化の進行とともにRISCプロセッサの消費電力に占めるリーク電力の割合が急増し,リーク電力を含めた全消費電力を抑制する手法が必要不可欠である.本稿では,フレームの必要符号化演算量予測に基づいてプロセッサの動作周波数・電源電圧・基板バイアス電圧を最適に制御する低消費電力MPEG4アルゴリズムを提案する.提案アルゴリズムでは, RISCプロセッサ上でソフトウェアベースの動画像符号化処理を行うときの消費電力を最小にすることができる.また, SPICEシミュレーションにより,従来手法と比較して最大84%の消費電力削減の見積もりを得た.
- 社団法人電子情報通信学会の論文
- 2004-05-14
著者
-
深山 正幸
金沢大学大学院自然科学研究科
-
森田 泰弘
神戸大学
-
森田 泰弘
金沢大学大学院自然科学研究科
-
川上 健太郎
金沢大学大学院自然科学研究科
-
金森 美和子
金沢大学大学院自然科学研究科
-
竹村 淳
金沢大学大学院自然科学研究科
-
宮越 純一
金沢大学大学院自然科学研究科
-
大平 英雄
金沢大学大学院自然科学研究科
-
深山 正幸
金沢大学工学部電気電子システム工学科
-
吉本 雅彦
金沢大学工学部電気電子システム工学科
-
森田 泰弘
宇宙科学研
-
宮越 純一
神戸大学自然科学研究科
-
川上 健太郎
神戸大学
-
吉本 雅彦
金沢大学工学部
-
森田 泰弘
東京都立多摩総合医療センター外科
-
森田 泰弘
宇宙航空研究開発機構宇宙科学研究所宇宙航行システム研究系
関連論文
- H.264/AVC画面内予測符号化器の高速アルゴリズムとアーキテクチャ(計算機システム)
- 大域的輝度変化に対応したハードウェア実装が容易な高速オプティカルフロー演算 (画像符号化・映像メディア処理レター特集)
- 大域的輝度変化に対応したハードウェア実装が容易な高速オプティカルフロー演算(画像認識,コンピュータビジョン)
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前 : パネルディスカッション
- 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM(高信頼システム,システム設計及び一般)
- 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM(システム設計及び一般)
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ビット線電力を74%削減する動画像処理応用10T非プリチャージ2-portSRAMの設計(アナログ・デジアナ・センサ,通信用LSI)
- ビット線の電力を削減する実時間動画像処理応用2-port SRAM(新メモリ技術とシステムLSI)
- A-3-11 ビット線電力を8割削減する動画像処理応用10T非プリチャージ2-port SRAM(A-3.VLSI設計技術,一般講演)
- C-12-42 ビット線充放電電力を53%削減する動画像処理応用2-port SRAM(C-12.集積回路D(メモリ),一般講演)
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- AS-2-2 動的電圧制御環境下における0.3-V動作64-kb SRAM(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- リーク電力を考慮した周波数-電圧協調制御型プロセッサの消費電力最小化スケジューリング(プロセッサ,DSP,画像処理技術及び一般)
- 動画像符号化処理における電力最小化のためのフィードフォワード型動的周波数/電圧協調制御アルゴリズム
- C-12-53 相変化不揮発性メモリセルの設計と特性評価
- 動的再構成可能なH.264/MPEG-2/MPEG-4対応HDTVコーデック可変長符復号プロセッサコア(デバイスアーキテクチャ,リコンフィギャラブルシステム論文)
- 2I1030 短時間ガス放出における風速の強弱による拡散特性
- M-3SII-8号機第2段 LITVC 姿勢制御異常に関する技術検討
- 消費電力を50%削減する動的電圧/周波数制御型H.264/AVC HDTVデコーダアーキテクチャ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- C-12-1 電源線制御によるしきい値電圧変動マージンの大きい断熱SRAM(メモリ技術,C-12.集積回路,一般セッション)
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- HDTV対応低消費電力MPEG2 MP@HL動き検出LSIの開発
- C-12-15 HDTV対応低消費電力MPEG2/MP@HL動き検出プロセッサLSIの開発(3) : SIMDデータパスの構成
- C-12-35 可逆計算による状態変化と断熱SRAMとの同等性(C-12.集積回路,一般セッション)
- C-12-30 実時間動領域抽出向けアフィン動きモデル推定VLSIプロセッサ(C-12.集積回路,一般セッション)
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- リーク電力を考慮した周波数-電圧協調制御型プロセッサの消費電力最小化スケジューリング(プロセッサ,DSP,画像処理技術及び一般)
- リーク電力を考慮した周波数-電圧協調制御型プロセッサの消費電力最小化スケジューリング(プロセッサ,DSP,画像処理技術及び一般)
- リーク電力を考慮した周波数-電圧協調制御型プロセッサの消費電力最小化スケジューリング(プロセッサ,DSP,画像処理技術及び一般)
- フィードフォワード型動的電圧制御によるMPEG4低消費電力アルゴリズム(VSLI一般(ISSCC'03関連特集))
- 気球によるグライディングパラシュート飛翔制御試験
- C-12-2 分散の係数からみたSRAMの書込みマージンの定義に関する検討(メモリ技術,C-12.集積回路,一般セッション)
- M-V型ロケットの推力方向制御(TVC)装置 (M-V型ロケット(1号機から4号機まで))
- 動領域抽出を用いた車両検出・追跡の研究(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 動領域抽出を用いた車両検出・追跡の研究(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 動領域抽出を用いた車両検出・追跡の研究(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- C-12-29 ゲノム情報解析のための高速ホモロジー検索回路
- 小型探査機による金星ミッション--金星カプセル・バルーン&ソーラーセール実験計画
- VGA30fps実時間動画像認識応用オプティカルフロープロセッサコア(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- モバイル応用H.264コーデックLSI向け低消費電力動き検出アルゴリズム(プロセッサ, DSP, 画像処理技術及び一般)
- モバイル応用H.264コーデックLSI向け低消費電力動き検出アルゴリズム(プロセッサ, DSP, 画像処理技術及び一般)
- モバイル応用H.264コーデックLSI向け低消費電力動き検出アルゴリズム(プロセッサ, DSP, 画像処理技術及び一般)
- モバイル応用H.264コーデックLSI向け低消費電力動き検出アルゴリズム(プロセッサ, DSP, 画像処理技術及び一般)
- 伸展ワイヤのダイナミクスとオペレーションの実際
- 実時間オプティカルフロープロセッサの開発とFPGAを用いた検証システムの構築(スマートパーソナルシステム,一般)
- D-12-78 動画像認識応用VLSIオプティカルフロープロセッサ(2) : オプティカルフロープロセッサアーキテクチャ(D-12.パターン認識・メディア理解,一般講演)
- D-12-77 動画像認識応用VLSIオプティカルフロープロセッサ(1) : アルゴリズムのVLSI向き最適化(D-12.パターン認識・メディア理解,一般講演)
- 携帯機器応用95mW MPEG2 MP@HL動き検出プロセッサコア(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 携帯機器応用95mW MPEG2 MP@HL動き検出プロセッサコア(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 動画像符号化動きベクトル検出のための低消費電力シストリックアレイアーキテクチャの研究(VLSI一般(ISSCC2005特集))
- C-12-6 携帯機器応用95mW MPEG2 MP@HL動き検出プロセッサコアIP(1) : アルゴリズム, アーキテクチャ, VLSI実装(C-12. 集積回路B(ディジタル), エレクトロニクス2)
- C-12-5 携帯機器応用95mW MPEG2 MP@HL動き検出プロセッサコアIP(2) : 低消費電力全探索向けシストリックアレイアーキテクチャ(C-12. 集積回路B(ディジタル), エレクトロニクス2)
- 動的再構成可能なマルチスタンダードHDTVコーデック向け可変長符復号テーブル(アプリケーションI)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- C-12-16 HDTV対応低消費電力MPEG2/MP@HL動き検出プロセッサLSIの開発(4) : 3ポート画像データキャッシュの設計
- 消費電力を50%削減する動的電圧/周波数制御型H.264/AVC HDTVデコーダアーキテクチャ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- フィードフォワード動的電圧制御によるMPEG4低消費電力化アルゴリズム
- フィードフォワード動的電圧制御によるMPEG4低消費電力化アルゴリズム
- C-12-17 多段電圧制御可能なCPU上でのダイナミック電圧制御による動画像符号化の低消費電力化の一検討
- C-12-14 HDTV対応低消費電力MPEG2/MP@HL動き検出プロセッサLSIの開発(2) : 制御方式
- 携帯機器応用低消費電力MPEG2 MP@HL動き検出プロセッサの開発
- C-12-15 低消費電力VLSI向けMPEG2 MP@HL動き検出アルゴリズムの開発(3) : 内蔵メモリ容量とデータ転送量の削減(C-12.集積回路B(ディジタル))
- C-12-14 低消費電力VLSI向けMPEG2 MP@HL動き検出アルゴリズムの開発(2) : 演算と制御の簡単化(C-12.集積回路B(ディジタル))
- C-12-13 低消費電力VLSI向けMPEG2 MP@HL動き検出アルゴリズムの開発(1) : アルゴリズムの提案(C-12.集積回路B(ディジタル))
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- C-12-13 HDTV対応低消費電力MPEG2/MP@HL動き検出プロセッサLSIの開発(1) : VLSIアーキテクチャー
- 画素並列処理による視野内の物体の高速位置検出回路 (「VLSI一般」)
- C-12-16 デューティ比制御によるキャパシタ断熱充電技術(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- C-12-15 動的電圧制御 VLSI 内蔵型 SRAM マクロの電源電圧動作マージン拡大の検討
- 方向マスクを用いたH.264/AVC高速画面内予測アルゴリズムの性能改善(研究速報)
- C-12-23 アフィン動きモデル推定プロセッサ用逆行列計算回路(C-12. 集積回路ABC(ロジック・センサ),一般セッション)
- 低遅延画像伝送システム用JPEG2000コーデックLSIの開発(システムオンシリコン,RFID技術及び一般)
- C-12-14 ビットプレーン並列方式によるJPEG2000 EBCOT回路の開発(C-12.集積回路B(ディジタル),一般講演)
- C-12-13 JPEG 2000離散ウェーブレット変換回路の高性能化および小面積化(C-12.集積回路B(ディジタル),一般講演)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP
- ヒトゲノム解析アクセラレータLSIアーキテクチャ(集積エレクトロニクス)
- C-12-14 携帯動画像端末応用サブ mW・MPEG4 動き検出プロセッサコア IP (2) : アーキテクチャ
- C-12-13 携帯動画像端末応用サブ mW・MPEG4 動き検出プロセッサコア IP (1) : アルゴリズム
- C-12-23 ヒトゲノム解析アクセラレータLSIの設計
- M-V型ロケットの飛翔保安システム
- D-12-44 Haar-like特徴とアフィン動きモデル推定を用いた顔器官検出・追跡(D-12.パターン認識・メディア理解,一般セッション)
- 輝度変化にロバストな高速オプティカルフローアルゴリズムのFPGA実装
- C-12-50 任意タンクキャパシタ回路の断熱充電ステップ電圧の安定性(センサ、電源回路、デジタル,C-12.集積回路,一般セッション)
- グローバル動き補償にヘルマートモデルを用いた高フレームレート化(スマートパーソナルシステム,一般)
- イプシロンロケットの開発構想(イプシロンロケットの開発 第1回)
- VGA 131fpsアフィン動きモデル推定VLSIプロセッサ(画像・映像処理)
- イプシロンロケットの情報化システムの開発(イプシロンロケットの開発 第4回)
- SF-009-2 肥満患者に対する腹腔鏡下幽門側胃切除術における術前胃周囲血管同定の検討(SF-009 サージカルフォーラム(9)胃 鏡視下-2,第112回日本外科学会定期学術集会)
- PS-039-7 浸潤性膵管癌術後補助化学療法の効果に関する検討(PS-039 膵 周学的治療-3,第112回日本外科学会定期学術集会)
- アフィン動きモデル推定プロセッサの顔器官追跡への応用(低電圧/低消費電力技術,新デバイス・回路とその応用)
- アフィン動きモデル推定プロセッサの顔器官追跡への応用(低電圧/低消費電力技術,新デバイス・回路とその応用)