携帯機器応用95mW MPEG2 MP@HL動き検出プロセッサコア(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
本稿では超低消費電力かつ高画質を実現するHDTV対応MPEG2 MP@HL動き検出(以下ME)プロセッサの開発を行った.まず, 探索アルゴリズムとして全探索法に対し, 低演算量(0.7%)かつ画質劣化の少ない独自の階層探索法を開発した.次にアーキテクチャは探索の階層毎に独立したエンジンを持つ3エンジン構成とし, 高効率シストリックアーキテクチャを新規開発した.また, 画像バッファには3-port SRAMを用い, メモリアクセスを工夫することで3エンジンの並列動作を可能にした.0.18ミクロンプロセス技術にて試作し, 95mW@108MHz, 1Vの超低消費電力を達成した.
- 社団法人電子情報通信学会の論文
- 2005-08-11
著者
-
深山 正幸
金沢大学大学院自然科学研究科
-
深山 正幸
金沢大学自然計測応用研究センター
-
宮越 純一
神戸大学自然科学研究科
-
村地 勇一郎
神戸大学自然科学研究科
-
松野 哲郎
金沢大学大学院自然科学研究科
-
浜野 康司
金沢大学自然科学研究科
-
松野 哲郎
金沢大学自然科学研究科
-
吉本 雅彦
神戸大学自然科学研究科
-
深山 正幸
金沢大学自然科学研究科
関連論文
- H.264/AVC画面内予測符号化器の高速アルゴリズムとアーキテクチャ(計算機システム)
- 大域的輝度変化に対応したハードウェア実装が容易な高速オプティカルフロー演算 (画像符号化・映像メディア処理レター特集)
- 大域的輝度変化に対応したハードウェア実装が容易な高速オプティカルフロー演算(画像認識,コンピュータビジョン)
- ビット線の電力を削減する実時間動画像処理応用2-port SRAM(新メモリ技術とシステムLSI)
- C-12-42 ビット線充放電電力を53%削減する動画像処理応用2-port SRAM(C-12.集積回路D(メモリ),一般講演)
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- AS-2-2 動的電圧制御環境下における0.3-V動作64-kb SRAM(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- リーク電力を考慮した周波数-電圧協調制御型プロセッサの消費電力最小化スケジューリング(プロセッサ,DSP,画像処理技術及び一般)
- 動画像符号化処理における電力最小化のためのフィードフォワード型動的周波数/電圧協調制御アルゴリズム
- 動的再構成可能なH.264/MPEG-2/MPEG-4対応HDTVコーデック可変長符復号プロセッサコア(デバイスアーキテクチャ,リコンフィギャラブルシステム論文)
- C-12-1 電源線制御によるしきい値電圧変動マージンの大きい断熱SRAM(メモリ技術,C-12.集積回路,一般セッション)
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- HDTV対応低消費電力MPEG2 MP@HL動き検出LSIの開発
- C-12-35 可逆計算による状態変化と断熱SRAMとの同等性(C-12.集積回路,一般セッション)
- サブ100mW H.264/AVC MP@L4.1 HDTV解像度対応整数画素精度動き検出プロセッサコア(低消費電力設計,システム設計及び一般)
- サブ100mW H.264/AVC MP@L4.1 HDTV解像度対応整数画素精度動き検出プロセッサコア(システム設計及び一般)
- C-12-30 実時間動領域抽出向けアフィン動きモデル推定VLSIプロセッサ(C-12.集積回路,一般セッション)
- リーク電力を考慮した周波数-電圧協調制御型プロセッサの消費電力最小化スケジューリング(プロセッサ,DSP,画像処理技術及び一般)
- リーク電力を考慮した周波数-電圧協調制御型プロセッサの消費電力最小化スケジューリング(プロセッサ,DSP,画像処理技術及び一般)
- リーク電力を考慮した周波数-電圧協調制御型プロセッサの消費電力最小化スケジューリング(プロセッサ,DSP,画像処理技術及び一般)
- フィードフォワード型動的電圧制御によるMPEG4低消費電力アルゴリズム(VSLI一般(ISSCC'03関連特集))
- C-12-2 分散の係数からみたSRAMの書込みマージンの定義に関する検討(メモリ技術,C-12.集積回路,一般セッション)
- 動領域抽出を用いた車両検出・追跡の研究(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 動領域抽出を用いた車両検出・追跡の研究(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 動領域抽出を用いた車両検出・追跡の研究(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- VGA30fps実時間動画像認識応用オプティカルフロープロセッサコア(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 超並列画像処理応用任意位置任意サイズ矩形画素の1サイクルアクセスが可能なブロックアクセスメモリアーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- モバイル応用H.264コーデックLSI向け低消費電力動き検出アルゴリズム(プロセッサ, DSP, 画像処理技術及び一般)
- モバイル応用H.264コーデックLSI向け低消費電力動き検出アルゴリズム(プロセッサ, DSP, 画像処理技術及び一般)
- モバイル応用H.264コーデックLSI向け低消費電力動き検出アルゴリズム(プロセッサ, DSP, 画像処理技術及び一般)
- モバイル応用H.264コーデックLSI向け低消費電力動き検出アルゴリズム(プロセッサ, DSP, 画像処理技術及び一般)
- 実時間オプティカルフロープロセッサの開発とFPGAを用いた検証システムの構築(スマートパーソナルシステム,一般)
- D-12-78 動画像認識応用VLSIオプティカルフロープロセッサ(2) : オプティカルフロープロセッサアーキテクチャ(D-12.パターン認識・メディア理解,一般講演)
- D-12-77 動画像認識応用VLSIオプティカルフロープロセッサ(1) : アルゴリズムのVLSI向き最適化(D-12.パターン認識・メディア理解,一般講演)
- 携帯機器応用95mW MPEG2 MP@HL動き検出プロセッサコア(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 携帯機器応用95mW MPEG2 MP@HL動き検出プロセッサコア(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 動画像符号化動きベクトル検出のための低消費電力シストリックアレイアーキテクチャの研究(VLSI一般(ISSCC2005特集))
- C-12-6 携帯機器応用95mW MPEG2 MP@HL動き検出プロセッサコアIP(1) : アルゴリズム, アーキテクチャ, VLSI実装(C-12. 集積回路B(ディジタル), エレクトロニクス2)
- C-12-5 携帯機器応用95mW MPEG2 MP@HL動き検出プロセッサコアIP(2) : 低消費電力全探索向けシストリックアレイアーキテクチャ(C-12. 集積回路B(ディジタル), エレクトロニクス2)
- 動的再構成可能なマルチスタンダードHDTVコーデック向け可変長符復号テーブル(アプリケーションI)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- C-12-16 HDTV対応低消費電力MPEG2/MP@HL動き検出プロセッサLSIの開発(4) : 3ポート画像データキャッシュの設計
- フィードフォワード動的電圧制御によるMPEG4低消費電力化アルゴリズム
- フィードフォワード動的電圧制御によるMPEG4低消費電力化アルゴリズム
- C-12-17 多段電圧制御可能なCPU上でのダイナミック電圧制御による動画像符号化の低消費電力化の一検討
- 超並列画像処理応用任意位置任意サイズ矩形画素の1サイクルアクセスが可能なブロックアクセスメモリアーキテクチャ (コンシューマエレクトロニクス)
- 携帯機器応用低消費電力MPEG2 MP@HL動き検出プロセッサの開発
- C-12-15 低消費電力VLSI向けMPEG2 MP@HL動き検出アルゴリズムの開発(3) : 内蔵メモリ容量とデータ転送量の削減(C-12.集積回路B(ディジタル))
- C-12-14 低消費電力VLSI向けMPEG2 MP@HL動き検出アルゴリズムの開発(2) : 演算と制御の簡単化(C-12.集積回路B(ディジタル))
- C-12-13 低消費電力VLSI向けMPEG2 MP@HL動き検出アルゴリズムの開発(1) : アルゴリズムの提案(C-12.集積回路B(ディジタル))
- C-12-16 デューティ比制御によるキャパシタ断熱充電技術(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- C-12-15 動的電圧制御 VLSI 内蔵型 SRAM マクロの電源電圧動作マージン拡大の検討
- 方向マスクを用いたH.264/AVC高速画面内予測アルゴリズムの性能改善(研究速報)
- C-12-23 アフィン動きモデル推定プロセッサ用逆行列計算回路(C-12. 集積回路ABC(ロジック・センサ),一般セッション)
- 低遅延画像伝送システム用JPEG2000コーデックLSIの開発(システムオンシリコン,RFID技術及び一般)
- C-12-14 ビットプレーン並列方式によるJPEG2000 EBCOT回路の開発(C-12.集積回路B(ディジタル),一般講演)
- C-12-13 JPEG 2000離散ウェーブレット変換回路の高性能化および小面積化(C-12.集積回路B(ディジタル),一般講演)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP
- ヒトゲノム解析アクセラレータLSIアーキテクチャ(集積エレクトロニクス)
- C-12-14 携帯動画像端末応用サブ mW・MPEG4 動き検出プロセッサコア IP (2) : アーキテクチャ
- C-12-13 携帯動画像端末応用サブ mW・MPEG4 動き検出プロセッサコア IP (1) : アルゴリズム
- C-12-23 ヒトゲノム解析アクセラレータLSIの設計
- D-12-44 Haar-like特徴とアフィン動きモデル推定を用いた顔器官検出・追跡(D-12.パターン認識・メディア理解,一般セッション)
- 輝度変化にロバストな高速オプティカルフローアルゴリズムのFPGA実装
- C-12-50 任意タンクキャパシタ回路の断熱充電ステップ電圧の安定性(センサ、電源回路、デジタル,C-12.集積回路,一般セッション)
- グローバル動き補償にヘルマートモデルを用いた高フレームレート化(スマートパーソナルシステム,一般)
- VGA 131fpsアフィン動きモデル推定VLSIプロセッサ(画像・映像処理)
- C-12-45 デューティ比制御を用いた断熱充電による高効率蓄電回路の考察(C-12.集積回路,一般セッション)
- C-12-29 断熱充電回路を用いた高効率エネルギー蓄電技術の開発(電源回路,C-12. 集積回路,一般セッション)
- アフィン動きモデル推定プロセッサの顔器官追跡への応用(低電圧/低消費電力技術,新デバイス・回路とその応用)
- アフィン動きモデル推定プロセッサの顔器官追跡への応用(低電圧/低消費電力技術,新デバイス・回路とその応用)