JEITAにおけるソフトエラー測定ガイドライン作成活動報告 : メモリにおけるソフトエラー測定法の標準化(新メモリ技術,メモリ応用技術,一般)
スポンサーリンク
概要
- 論文の詳細を見る
半導体メモリの放射線起因ソフトエラー(SER)の測定方法に関して、JEDEC Standard JESD89[1]が発行された。これはSERのテスト方法が詳細に記載されており、現在SERの問題を取り扱うための基本的なガイドラインとなりつつある。JEITA SER-PGは、JESD89をレビューし、日本案の標準を作成することを目的に2002年4月にスタートした。
- 社団法人電子情報通信学会の論文
- 2004-04-15
著者
-
山本 茂久
ルネサステクノロジ北伊丹
-
松山 英也
富士通
-
伊部 英史
日立製作所生産技術研究所
-
小林 一
ソニー株式会社
-
戸坂 義春
富士通研究所
-
伊部 英史
日立 生産技研
-
伊部 英史
日立
-
小林 一
ソニー
-
臼木 秀樹
ソニーセミコンダクタ九州
-
福井 正徳
東芝
-
古田 博伺
NECエレクトロニクス
関連論文
- 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
- 招待講演 最新半導体デバイスの環境中性子線エラー--デザインルール22nmへのインパクトと対策 (集積回路)
- 招待講演 最新半導体デバイスの環境中性子線エラー--デザインルール22nmへのインパクトと対策 (電子部品・材料)
- 宇宙線中性子によるSRAMのソフトエラー : 微細化に伴うMOSFET共通の問題(MRAM,不揮発メモリ,メモリ,一般)
- 情報システム装置の中性子照射試験とフィールドエラーとの相関(EMC回路設計とシステムLSIの実装設計)
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言(EMC回路設計とシステムLSIの実装設計)
- 最新半導体デバイスの環境中性子線エラー : デザインルール22nmへのインパクトと対策(EMC回路設計とシステムLSIの実装設計)
- 情報システム装置の中性子照射試験とフィールドエラーとの相関(EMC回路設計とシステムLSIの実装設計)
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言(EMC回路設計とシステムLSIの実装設計)
- 最新半導体デバイスの環境中性子線エラー : デザインルール22nmへのインパクトと対策(EMC回路設計とシステムLSIの実装設計)
- NCSを用いた多層配線技術(低誘電率層間膜,配線材料及び一般)
- AT-1-1 地上の中性子ソフトエラー研究の最新動向 : 評価から対策へ(AT-1.集積回路におけるソフトエラー-測定法,回路技術,EDA-,チュートリアルセッション,ソサイエティ企画)
- 半導体デバイスの宇宙線中性子エラーの現状と動向 : メモリデバイスからロジックデバイス評価へ(耐過度故障,SWoPP2006)
- ダブルゲートSOI-MOSFETのスケーリング理論に基づく伝搬遅延時間の解析
- 電子システムの環境中性子線起因のエラーの現状と対策 : マルチノードアップセット問題の台頭(ディペンダブルコンピューティングシステム及び一般)
- 電子システムの環境中性子線起因のエラーの現状と対策 : マルチノードアップセット問題の台頭(ディペンダブルコンピューティングシステム及び一般)
- 細幅Cu配線のストレスマイグレーション(低誘電率層間膜,配線材料及び一般)
- 半導体デバイス微細化に伴う中性子起因のマルチセルアップセットの多様化
- 半導体デバイス微細化に伴う中性子起因のマルチセルアップセットの多様化(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 進むパラダイムシフト : 半導体デバイスの宇宙線中性子エラー
- JEITAにおけるソフトエラー測定ガイドライン作成活動報告 : メモリにおけるソフトエラー測定法の標準化(新メモリ技術,メモリ応用技術,一般)
- 次世代半導体デバイススケーリングの新たな障壁 - 宇宙線中性子ソフトエラー -
- 情報システム装置の中性子照射試験とフィールドエラーとの相関
- 最新半導体デバイスの環境中性子線エラー : デザインルール22nmへのインパクトと対策
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言
- LSIのホットキャリア劣化現象について
- LSIの故障メカニズムに基づいた信頼性試験方法
- 2.1 放射線によるソフトエラーとシステムのディペンダビリティ(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)