半導体デバイスの宇宙線中性子エラーの現状と動向 : メモリデバイスからロジックデバイス評価へ(耐過度故障,SWoPP2006)
スポンサーリンク
概要
- 論文の詳細を見る
半導体デバイスの微細化・高集積化に伴い,中性子エラーの影響が無視できなくなってきている.メモリデバイスに関しては,新しいエラーモードの報告が続いてはいるものの,評価方法の国際標準化までほぼ到達している.一方,ロジックデバイスに関しては,その複雑さのため,評価方法も定まったものとはなっていない.本報告では,これまで我々が行ってきたフィールド試験,粒子加速器を用いた加速試験,シミュレーションによるメモリデバイスに関する中性子エラーの評価体系をもとに半導体デバイスの中性子エラー評価の現状と動向に関し,メモリデバイス評価からロジックデバイス評価への展望について述べる.
- 社団法人電子情報通信学会の論文
- 2006-07-25
著者
-
山本 茂久
ルネサステクノロジ北伊丹
-
山本 茂久
(株)ルネサステクノロジ解析技術開発部
-
伊部 英史
(株)日立製作所中央研究所
-
斉藤 淳
エルピーダメモリ(株)
-
伊部 英史
日立製作所生産技術研究所
-
矢作 保夫
(株)日立製作所 生産技術研究所
-
山口 裕功
(株)日立製作所 生産技術研究所
-
亀山 英明
(株)ルネサステクノロジ
-
斉藤 康幸
(株)ルネサステクノロジ
-
秋岡 隆志
(株)ルネサステクノロジ
-
日高 光守
エルピーダメモリ(株)
-
伊部 英史
日立 生産技研
-
矢作 保夫
日立製作所生産技術研究所1
-
山口 裕功
日立製作所生産技術研究所1
-
亀山 英明
ルネサステクノロジ武蔵
-
秋岡 隆志
ルネサステクノロジ武蔵
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ViaホールEM寿命のテスト構造依存性
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 招待講演 最新半導体デバイスの環境中性子線エラー--デザインルール22nmへのインパクトと対策 (集積回路)
- 招待講演 最新半導体デバイスの環境中性子線エラー--デザインルール22nmへのインパクトと対策 (電子部品・材料)
- 情報システム装置の中性子照射試験とフィールドエラーとの相関(EMC回路設計とシステムLSIの実装設計)
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言(EMC回路設計とシステムLSIの実装設計)
- 最新半導体デバイスの環境中性子線エラー : デザインルール22nmへのインパクトと対策(EMC回路設計とシステムLSIの実装設計)
- 情報システム装置の中性子照射試験とフィールドエラーとの相関(EMC回路設計とシステムLSIの実装設計)
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言(EMC回路設計とシステムLSIの実装設計)
- 最新半導体デバイスの環境中性子線エラー : デザインルール22nmへのインパクトと対策(EMC回路設計とシステムLSIの実装設計)
- Cuイオンドリフトに起因したCu配線間TDDB劣化モデル(半導体表面・界面制御・評価と電子デバイスの信頼性)
- Cuイオンドリフトに起因したCu配線間TDDB劣化モデル(半導体表面・界面制御・評価と電子デバイスの信頼性)
- Cuイオンドリフトに起因したCu配線間TDDB劣化モデル(半導体表面・界面制御・評価と電子デバイスの信頼性)
- AT-1-1 地上の中性子ソフトエラー研究の最新動向 : 評価から対策へ(AT-1.集積回路におけるソフトエラー-測定法,回路技術,EDA-,チュートリアルセッション,ソサイエティ企画)
- 半導体デバイスの宇宙線中性子エラーの現状と動向 : メモリデバイスからロジックデバイス評価へ(耐過度故障,SWoPP2006)
- 電子システムの環境中性子線起因のエラーの現状と対策 : マルチノードアップセット問題の台頭(ディペンダブルコンピューティングシステム及び一般)
- 電子システムの環境中性子線起因のエラーの現状と対策 : マルチノードアップセット問題の台頭(ディペンダブルコンピューティングシステム及び一般)
- 半導体デバイス微細化に伴う中性子起因のマルチセルアップセットの多様化
- 半導体デバイス微細化に伴う中性子起因のマルチセルアップセットの多様化(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 進むパラダイムシフト : 半導体デバイスの宇宙線中性子エラー
- JEITAにおけるソフトエラー測定ガイドライン作成活動報告 : メモリにおけるソフトエラー測定法の標準化(新メモリ技術,メモリ応用技術,一般)
- 次世代半導体デバイススケーリングの新たな障壁 - 宇宙線中性子ソフトエラー -
- 情報システム装置の中性子照射試験とフィールドエラーとの相関
- 最新半導体デバイスの環境中性子線エラー : デザインルール22nmへのインパクトと対策
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言
- 2.1 放射線によるソフトエラーとシステムのディペンダビリティ(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)