高耐圧60V SOI DMOSFET

スポンサーリンク

概要

論文の詳細を見る
2μm厚の接着SOI基板とトレンチ素子分離を用いて、横型60V低オン抵抗MOS、縦型pnp、npn、及びCMOSを試作した。60V DMOS は BV=65V、R_<on>=140mΩ・ mm^2の特性を示した。このLDMOSは基板電位の変動にもオン抵抗への影響はなく、ハイサイドスイッチとしての使用も可能である。また、縦型pnp、npn及びCMOSの特性も良好であることがわかった。これらの結果からSOI基板を用いて60V MOSとアナログ・ロジック回路の集積化が可能なことが示された。
社団法人電子情報通信学会の論文
1996-03-11

著者

関連論文

もっと見る

スポンサーリンク