InP/InGaAs HBTプロセスに完全整合した集積化受光回路
スポンサーリンク
概要
- 論文の詳細を見る
InP, InGaAs HBTプロセスに完全整合したpin-PDとpin/HBT集積化受光回路の特性を示す。波長1.3μm、パルス幅40psの光パルスに対して80psの電気パルスが得られた。出力波形の立ち下がり時間はn^+-InGaAs層で発生したホールの走行時間により決定される。pin-PDとトランスインピーダンスアンプより構成される集積化受光回路は速度2.5Gb/s、最小受光感度-9.8dBm(BER=10^-9>)で動作した。この性能はpin-PDの特性により制限される。ダブルヘテロ化により高速化の手法についても議論する。
- 社団法人電子情報通信学会の論文
- 1994-01-20
著者
-
佐野 栄一
Ntt Lsi研究所
-
中島 裕樹
日本電信電話株式会社NTTフォトニクス研究所
-
中島 裕樹
NTTフォトニクス研究所
-
中島 裕樹
Ntt Lsi研究所
-
米山 幹夫
Ntt光ネットワークシステム研究所
-
米山 幹夫
Ntt Lsi研究所
-
松岡 裕
アンリツ株式会社
-
松岡 裕
NTT LSI研究所
-
佐野 栄一
Jst‐crest
関連論文
- プラズモン共鳴テラヘルツエミッター光パルス応答のモンテカルロ解析(ミリ波・テラヘルツ波デバイス・システム)
- TDCを用いたイメージセンサ用多段ADCのメタステーブル特性(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- インターリーブを用いたシングルスロープAD変換器用高速ランプ波形発生器(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-10-2 低ジッタ50Gbit/sダイナミック型識別回路(C-10.電子デバイス)
- C-10-4 ロック検出機能付き 39-45Gbit/s CDR 回路
- 新しいロック検出器を用いた39-45Gbit/sマルチレート対応クロック・データ再生回路(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- C-10-8 InP HBT による 43Gbit/s CDR IC
- SC-7-6 InP HBTによる40Gbit/s CDR IC
- SC-7-5 InP/InGaAs HBT技術を用いた高感度・低消費電力43Gbit/s識別回路
- InP/InGaAsHBTを用いた低消費電力1 : 16DEMUXおよびCDR/1 : 4DEMUX