降下エキスパンジョンをもつ音響レベルエキスパンダのDSPによる実現
スポンサーリンク
概要
- 論文の詳細を見る
- 1995-03-01
著者
-
魏 書剛
群馬大学大学院生産システム工学専攻
-
魏 書剛
群馬大学工学部情報工学科
-
清水 賢資
群馬大学工学部情報工学科
-
魏 書剛
群馬大学工学研究科
-
張 鳴
群馬大学
-
張 鳴
Department Of Computer Science Gunma University
-
清水 賢資
群馬大学工学部
-
魏 書剛
群馬大学
-
清水 賢資
群馬大学 工学部
関連論文
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム (リコンフィギャラブルシステム)
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム (コンピュータシステム)
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム (VLSI設計技術)
- 算盤アーキテクチャを用いた10進加算器とその剰余演算への応用(高速・高信頼化設計,VLSI設計とテスト及び一般)
- 算盤アーキテクチャに基づく算術演算回路(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成
- 算盤アーキテクチャに基づく算術演算回路(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- Pseudoproductに基づく回路とそのテスト容易性
- Pseudoproductに基づく回路とそのテスト容易性
- Pseudoproductに基づく回路とそのテスト容易性
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成
- FPGAを用いた音響信号レベル圧縮プロセッサの設計(プロセス・デバイス・回路・シミュレーション及び一般)
- FPGAを用いた音響信号レベル圧縮プロセッサの設計(プロセス・デバイス・回路シミュレーション及び一般)
- SD数演算を用いた2進浮動小数点加算回路の構成
- SD数演算を用いた2進浮動小数点加算回路の構成
- SD数演算を用いた2進浮動小数点加算回路の構成(FPGAとその応用及び一般)
- C-12-25 SD数演算を用いた浮動小数点算術演算回路
- RSA暗号処理のための剰余演算回路
- RSA暗号処理のための剰余演算回路
- DSPによるコンプレッサ/リミッタのオーバーイージー特性
- DSPによるダイナミックレンジコントローラの実現法
- 状態遷移に基づくディジタル音響信号レベル表示回路の構成
- 降下エキスパンジョンをもつ音響レベルエキスパンダのDSPによる実現
- SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般)
- DSPによるコンプレッサ/リミッタのオーバーイージー特性の実現
- SD数演算を用いた剰余数系一重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- SD数演算を用いた剰余数系-重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- SD数演算を用いた剰余数系一重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- D-6-1 Boothレコードによる直列型剰余乗算器の高速化
- SD数演算に基づく直列型剰余乗算器の設計
- 多段フィ-ドフォワ-ドNOR回路網の一設計法
- 二重固定極性リード・マラー論理式
- EXORに基づいた回路のランダムパタンテスト容易性
- 一線入力AOI-EXOR論理式最小化
- 論理関数の奇数度に着目したAND-EXOR論理式簡単化アルゴリズム
- 変換法を用いた環和展開形の最小化
- 2段MOS論理回路網設計のための論理関数のグラフによる表現
- MOSセルを用いた2段論理回路綱の設計
- 2値画像の一符号化法と演算アルゴリズム
- 任意の楕円の高速ドット発生アルゴリズム
- SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般)
- SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般)
- SD数表現を用いた剰余演算回路設計とその性能評価
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム
- SD数表現を用いた剰余演算回路設計とその性能評価
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム
- 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般)
- 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般)
- 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般)
- 多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
- 多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
- 多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
- 高速楕円発生アルゴリズム(技術談話室)
- 偶数倍精度2進レ-ト乗算器
- 剰余SD数の非零桁数を削減する変換アルゴリズム
- SD数演算を用いた剰余数系-重み数系変換アルゴリズム(高位合成と演算応用,FPGA応用及び一般)
- 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般)
- 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般)
- 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般)
- SD数演算を用いた剰余数系-重み数系変換アルゴリズム(高位合成と演算応用,FPGA応用及び一般)
- SD数演算を用いた剰余数系-重み数系変換アルゴリズム(高位合成と演算応用,FPGA応用及び一般)
- SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)
- SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)
- SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)
- SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)
- SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)
- SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)