FPGAを用いた音響信号レベル圧縮プロセッサの設計(プロセス・デバイス・回路シミュレーション及び一般)

概要

論文の詳細を見る
従来の音響信号レベル圧縮プロセッサはアナログ回路で主に実現されてきたが、ディジタル回路の方が歪みの生じ難い出力信号を得ることが可能である.このことに注目し、筆者らはFPGA(Field Programmable Gate Array)を用いてコンプレッサ/リミッタをディジダル回路として実現した.数値計算において、べき乗計算を多項式演算と除算によって近似することによりディジタル回路でも実現し易いようになっている。また、計算精度を高めるために、多項式演算の次数を7次まで上げることが可能である。語長16,24,32ピットの回路を設計しシミュレーションを行っている。得られる結果の2乗誤差をとって比較することで、理想特性に近い良好な特性を有することを明らかにした。語長や多項式次数の増加に伴い、回路規模も大きくなることが考えられる。そのため、多項式演算ブロックをホーナー法を用いた構造にし、回路規模を抑える工夫をした。これにより、多項式演算の次数と同じ個数の乗算器と加算器からなるコンパクトな構成にすることができる。
社団法人電子情報通信学会の論文
2003-09-22