状態遷移に基づくディジタル音響信号レベル表示回路の構成
スポンサーリンク
概要
- 論文の詳細を見る
ディジタル音響信号を直接にレベル表示信号に変換する回路を専用集積回路(ASIC)で実現する方法について考察する。まず、レベルメータの表示状態と状態遷移を定義し、そしてレベルのアップ/ダウン動作を表すためにアタックタイムとリリースタイムを定義する。次に、レベル表示状態遷移に基づく表示法を述べ、カウンタ、レジスタなどにより状態遷移を行うレベル表示回路の構成を提案する。本論文で提案した設計法に基づいて、ゲートアレーで実現されたレベル表示回路をディジタル音響システムに応用した設計例を述べる。本設計法によるディジタル音響信号レベル表示回路は、表示精度が高く、調整が不要などの利点を有すると共に、7段階のレベル表示回路を実現する場合、ゲート数が約760と非常にコンパクトな構成である。
- 社団法人日本音響学会の論文
- 1995-04-01
著者
関連論文
- 算盤アーキテクチャに基づく算術演算回路(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成
- 算盤アーキテクチャに基づく算術演算回路(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- Pseudoproductに基づく回路とそのテスト容易性
- Pseudoproductに基づく回路とそのテスト容易性
- Pseudoproductに基づく回路とそのテスト容易性
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成
- FPGAを用いた音響信号レベル圧縮プロセッサの設計(プロセス・デバイス・回路・シミュレーション及び一般)
- FPGAを用いた音響信号レベル圧縮プロセッサの設計(プロセス・デバイス・回路シミュレーション及び一般)
- SD数演算を用いた2進浮動小数点加算回路の構成
- SD数演算を用いた2進浮動小数点加算回路の構成
- SD数演算を用いた2進浮動小数点加算回路の構成(FPGAとその応用及び一般)
- C-12-25 SD数演算を用いた浮動小数点算術演算回路
- RSA暗号処理のための剰余演算回路
- RSA暗号処理のための剰余演算回路
- DSPによるコンプレッサ/リミッタのオーバーイージー特性
- DSPによるダイナミックレンジコントローラの実現法
- 状態遷移に基づくディジタル音響信号レベル表示回路の構成
- 降下エキスパンジョンをもつ音響レベルエキスパンダのDSPによる実現
- DSPによるコンプレッサ/リミッタのオーバーイージー特性の実現
- SD数演算を用いた剰余数系一重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- SD数演算を用いた剰余数系-重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- SD数演算を用いた剰余数系一重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- SD数演算に基づく直列型剰余乗算器の設計
- 多段フィ-ドフォワ-ドNOR回路網の一設計法
- 二重固定極性リード・マラー論理式
- EXORに基づいた回路のランダムパタンテスト容易性
- 一線入力AOI-EXOR論理式最小化
- 論理関数の奇数度に着目したAND-EXOR論理式簡単化アルゴリズム
- 変換法を用いた環和展開形の最小化
- 2段MOS論理回路網設計のための論理関数のグラフによる表現
- MOSセルを用いた2段論理回路綱の設計
- 2値画像の一符号化法と演算アルゴリズム
- 任意の楕円の高速ドット発生アルゴリズム
- 高速楕円発生アルゴリズム(技術談話室)
- 偶数倍精度2進レ-ト乗算器