SD数演算に基づく直列型剰余乗算器の設計
スポンサーリンク
概要
- 論文の詳細を見る
従来の2進数の算術演算では桁上げが頻繁に行うため、演算速度が制限される。本論文では桁上げがないSD数表現を剰余演算に導入する。SD数(Signed-Digit)表現を用いた剰余乗算器の構成について、まず、冗長な剰余数系の定義およびSD数表現を述べる。次にSD数加算を用いた剰余加算と剰余乗算アルゴリズムを示す。法mを2^p-1<__m<__2^p+2^<p-1>-1とした剰余加算器をハードウェア記述言語VHDLで記述した。また、剰余乗算アルゴリズムに基づいてVHDLを用いて直列型の剰余乗算回路の設計と評価を行う。
- 一般社団法人情報処理学会の論文
- 2001-02-09
著者
関連論文
- 算盤アーキテクチャに基づく算術演算回路(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成
- 算盤アーキテクチャに基づく算術演算回路(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般)
- SD数剰余加算を用いた剰余除算回路の構成
- FPGAを用いた音響信号レベル圧縮プロセッサの設計(プロセス・デバイス・回路・シミュレーション及び一般)
- FPGAを用いた音響信号レベル圧縮プロセッサの設計(プロセス・デバイス・回路シミュレーション及び一般)
- SD数演算を用いた2進浮動小数点加算回路の構成
- SD数演算を用いた2進浮動小数点加算回路の構成
- SD数演算を用いた2進浮動小数点加算回路の構成(FPGAとその応用及び一般)
- C-12-25 SD数演算を用いた浮動小数点算術演算回路
- RSA暗号処理のための剰余演算回路
- RSA暗号処理のための剰余演算回路
- DSPによるコンプレッサ/リミッタのオーバーイージー特性
- DSPによるダイナミックレンジコントローラの実現法
- 状態遷移に基づくディジタル音響信号レベル表示回路の構成
- 降下エキスパンジョンをもつ音響レベルエキスパンダのDSPによる実現
- SD数演算を用いた剰余数系一重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- SD数演算を用いた剰余数系-重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- SD数演算を用いた剰余数系一重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- D-6-1 Boothレコードによる直列型剰余乗算器の高速化
- SD数演算に基づく直列型剰余乗算器の設計
- 多段フィ-ドフォワ-ドNOR回路網の一設計法