SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)

スポンサーリンク

概要

論文の詳細を見る
SD(Signed-Digit)数演算を剰余数演算に導入することにより、剰余数系における算術演算が高速に行われる。本論文では、SD数を用いた高速の剰余加算演算を用いることにより、{2^p-1,2^p+1,2^<2p>+1,2^p}を法とした剰余数系-2進数系変換アルゴリズムを提案する。本提案のアルゴリズムに基づいてSD剰余数加算を用いた剰余数系-2進数系変換回路を設計し、その高速性を2進数演算による変換回路との性能比較により明らかにする。
2010-01-19

著者

関連論文

もっと見る

スポンサーリンク