剰余SD数の非零桁数を削減する変換アルゴリズム
スポンサーリンク
概要
著者
関連論文
-
SD数演算を用いた剰余数系-2進数系変換アルゴリズム (リコンフィギャラブルシステム)
-
SD数演算を用いた剰余数系-2進数系変換アルゴリズム (コンピュータシステム)
-
SD数演算を用いた剰余数系-2進数系変換アルゴリズム (VLSI設計技術)
-
算盤アーキテクチャを用いた10進加算器とその剰余演算への応用(高速・高信頼化設計,VLSI設計とテスト及び一般)
-
SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
-
SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
-
SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
-
DSPによるコンプレッサ/リミッタのオーバーイージー特性
-
降下エキスパンジョンをもつ音響レベルエキスパンダのDSPによる実現
-
SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般)
-
D-6-1 Boothレコードによる直列型剰余乗算器の高速化
-
SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般)
-
SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般)
-
SD数表現を用いた剰余演算回路設計とその性能評価
-
SD数演算を用いた剰余数系-2進数系変換アルゴリズム
-
SD数表現を用いた剰余演算回路設計とその性能評価
-
SD数演算を用いた剰余数系-2進数系変換アルゴリズム
-
SD数演算を用いた剰余数系-2進数系変換アルゴリズム
-
最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般)
-
最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般)
-
最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般)
-
多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
-
多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
-
多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
-
剰余SD数の非零桁数を削減する変換アルゴリズム
-
SD数演算を用いた剰余数系-重み数系変換アルゴリズム(高位合成と演算応用,FPGA応用及び一般)
-
2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般)
-
2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般)
-
2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般)
-
SD数演算を用いた剰余数系-重み数系変換アルゴリズム(高位合成と演算応用,FPGA応用及び一般)
-
SD数演算を用いた剰余数系-重み数系変換アルゴリズム(高位合成と演算応用,FPGA応用及び一般)
-
SD数演算を用いた剰余数系-重み数系変換アルゴリズム
-
SD数演算を用いた剰余数系-重み数系変換アルゴリズム
-
SD数演算を用いた剰余数系-重み数系変換アルゴリズム
-
SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)
-
SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)
-
SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)
-
SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)
-
SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)
-
SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)
もっと見る
閉じる
スポンサーリンク