多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
集積回路技術の発達にともない,ディジタル信号プロセッサ(DSP)の高性能化が進んでいる.ディジタル信号は,アナログ信号に比べ,伝送や記録,遅延制御などの特性に優れることから,DSPのさまざまな分野への応用が期待され,進められている.本報告は,DSPの音響システムへの応用のひとつであるコンプレッサを実現するアルゴリズムに関するものである.コンプレッサとは,ダイナミックな音響効果を得るため,また,過大な信号からシステムを保護するために信号レベルの圧縮を行う機構である.DSPを用いたコンプレッサは,その特性を多項式演算により近似することで実現され,実用化されている.しかし,その精度には改善の余地があり,また,多項式の導出には膨大な量の計算が必要となる.本報告では導出が容易な補間多項式を複数個利用することで実行時の精度の改善と,多項式導出の簡略化を同時に実現する方法を提案する.
- 社団法人電子情報通信学会の論文
- 2011-01-10
著者
-
魏 書剛
群馬大学大学院生産システム工学専攻
-
魏 書剛
群馬大学大学院 工学研究科 生産システム工学専攻
-
宮下 達也
群馬大学大学院工学研究科生産システム工学専攻
-
茂木 和弘
群馬大学大学院工学研究科生産システム工学専攻
-
茂木 和弘
群馬大学大学院工学研究科生産システム専攻
関連論文
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム (リコンフィギャラブルシステム)
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム (コンピュータシステム)
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム (VLSI設計技術)
- 算盤アーキテクチャを用いた10進加算器とその剰余演算への応用(高速・高信頼化設計,VLSI設計とテスト及び一般)
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム(演算器最適化設計,FPGA応用及び一般)
- DSPによるコンプレッサ/リミッタのオーバーイージー特性
- 降下エキスパンジョンをもつ音響レベルエキスパンダのDSPによる実現
- SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般)
- D-6-1 Boothレコードによる直列型剰余乗算器の高速化
- SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般)
- SD数表現を用いた剰余演算回路設計とその性能評価(演算器最適化設計,FPGA応用及び一般)
- SD数表現を用いた剰余演算回路設計とその性能評価
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム
- SD数表現を用いた剰余演算回路設計とその性能評価
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム
- SD数演算を用いた剰余数系-2進数系変換アルゴリズム
- 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般)
- 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般)
- 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般)
- 多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
- 多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
- 多項式表現のゲインを用いた音響信号レベル圧縮特性(コンパイラと設計,FPGA応用及び一般)
- 剰余SD数の非零桁数を削減する変換アルゴリズム
- SD数演算を用いた剰余数系-重み数系変換アルゴリズム(高位合成と演算応用,FPGA応用及び一般)
- 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般)
- 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般)
- 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般)
- SD数演算を用いた剰余数系-重み数系変換アルゴリズム(高位合成と演算応用,FPGA応用及び一般)
- SD数演算を用いた剰余数系-重み数系変換アルゴリズム(高位合成と演算応用,FPGA応用及び一般)
- 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路
- 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路
- 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路
- SD数演算を用いた剰余数系-重み数系変換アルゴリズム
- SD数演算を用いた剰余数系-重み数系変換アルゴリズム
- SD数演算を用いた剰余数系-重み数系変換アルゴリズム
- SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)
- SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)
- SD数演算を用いたRSA暗号処理回路の設計と性能評価(回路設計, FPGA応用及び一般)
- SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)
- SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)
- SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般)