Yotsuyanagi Hiroyuki | Dept. Of Information Solution Institute Of Technology And Science University Of Tokushima
スポンサーリンク
概要
- 同名の論文著者
- Dept. Of Information Solution Institute Of Technology And Science University Of Tokushimaの論文著者
関連著者
-
四柳 浩之
徳島大学大学院
-
四柳 浩之
徳島大学
-
四柳 浩之
徳島大学大学院ソシオテクノサイエンス研究部
-
Yotsuyanagi Hiroyuki
Faculty Of Engineering The Univ. Of Tokushima
-
Yotsuyanagi Hiroyuki
Dept. Of Information Solution Institute Of Technology And Science University Of Tokushima
-
橋爪 正樹
徳島大学大学院
-
四柳 浩之
徳島大学大学院ソシオテクノサイエンス研究部情報ソリューション部門
-
橋爪 正樹
徳島大学大学院ソシオテクノサイエンス研究部 情報ソリューション部門
-
堤 利幸
明治大学
-
山崎 浩二
明治大学
-
高橋 寛
愛媛大学大学院
-
樋上 喜信
愛媛大学大学院
-
高橋 寛
山形大 工
-
槇本 浩之
徳島大学大学院 先端技術科学教育部 システム創生工学専攻 電気電子創生工学コース
-
岡田 靖彦
徳島大学大学院 先端技術科学教育部 システム創生工学専攻 電気電子創生工学コース
-
山崎 浩二
明治大学情報コミュニケーション学部
-
樋上 喜信
愛媛大学大学院理工学研究科
-
高橋 寛
愛媛大学大学院理工学研究科
-
高松 雄三
愛媛大学
-
橋爪 正樹
徳島大学
-
Takahashi Hiroshi
The Authors Are With The Faculty Of Engineering Ehime University
-
高松 雄三
愛媛大学大学院理工学研究科
-
堤 利幸
明治大学大学院理工学研究科
-
秦 豊
徳島大学
-
三浦 幸也
首都大学東京
-
四柳 浩之
徳島大学工学部電気電子工学科
-
岡田 靖彦
徳島大学大学院先端技術科学教育部システム創生工学専攻電気電子創生工学コース
-
槇本 浩之
徳島大学大学院先端技術科学教育部システム創生工学専攻電気電子創生工学コース
-
高松 雄三
愛媛大学大学院 理工学研究科
-
橋爪 正樹
徳島大学大学院 ソシオテクノサイエンス研究部 情報ソリューション部門
-
山崎 浩二
明治大学理工学部情報科学科
-
堤 利幸
明治大学理工学部情報科学科
-
堤 利幸
明治大学理工学部
-
首藤 祐太
愛媛大学大学院
-
高棟 佑司
愛媛大学大学院
-
刈谷 泰由紀
明治大学大学院理工学研究科
-
相京 隆
半導体理工学研究センター(STARC)
-
樽見 洋
徳島大学大学院先端技術科学教育部
-
栗林 遼太
徳島大学大学院先端技術科学教育部
-
相京 隆
半導体理工学研究セ
-
樹下 行三
大阪学院大 情報
-
加藤 健二
徳島大学大学院ソシオテクノサイエンス研究部
-
Hashizume Masaki
Dept. Of Information Solution Institute Of Technology And Science University Of Tokushima
-
YAMAMOTO Masayuki
Dept. of Information Solution, Institute of Technology and Science, University of Tokushima
-
Yamamoto Masayuki
Dept. Of Information Solution Institute Of Technology And Science University Of Tokushima
-
小西 朝陽
徳島大学
-
山下 淳
大阪学院大学大学院コンピュータサイエンス研究科
-
四柳 浩之
徳島大学大学院 ソシオテクノサイエンス研究部 情報ソリューション部門
-
小西 朝陽
徳島大学大学院先端技術科学教育部
著作論文
- 抵抗性オープン故障のモデル化とそのテスト生成について(テスト生成,VLSI設計とテスト及び一般)
- TEGチップのデジタル測定によるオープン故障のモデル化の検討(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
- 故障励起関数を利用したオープン故障の診断法(ディペンダブルコンピューティング)
- D-10-12 抵抗ラダー型DACの電流テスト容易化設計(D-10. ディペンダブルコンピューティング,一般セッション)
- D-10-13 多重縮退故障に対応するビアオープンとそのテスト生成についての一考察(D-10. ディペンダブルコンピューティング,一般セッション)
- D-10-14 隣接線への論理値割当を行う断線故障検査用テスト生成(D-10. ディペンダブルコンピューティング,一般セッション)
- D-10-7 抵抗ラダー型DAC内MOS短絡の電流テスト容易化設計(D-10.ディペンダブルコンピューティング,一般セッション)
- IEEE1149.1準拠IC間断線の電気検査法
- Scan Chain Ordering to Reduce Test Data for BIST-Aided Scan Test Using Compatible Scan Flip-Flops
- D-10-4 ESD入力保護能力を低下させないIC間断線の電気的検査用回路(D-10.ディペンダブルコンピューテイング,一般セッション)
- D-10-3 隣接線を考慮したパターン併合によるオープン故障用テストパターン生成(D-10.ディペンダブルコンピューテイング,一般セッション)
- TDCを組み込んだ遅延故障検出用テスト容易化設計について(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- TDCを組み込んだ遅延故障検出用テスト容易化設計について(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- TDCを組み込んだ遅延故障検出用テスト容易化設計について
- テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法
- テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法
- TDCを組み込んだ遅延故障検出用テスト容易化設計について
- シグナルインティグリティ不良に対する実証的研究の試み(設計/テスト/検証)