四柳 浩之 | 徳島大学大学院ソシオテクノサイエンス研究部情報ソリューション部門
スポンサーリンク
概要
関連著者
-
四柳 浩之
徳島大学大学院ソシオテクノサイエンス研究部
-
四柳 浩之
徳島大学大学院ソシオテクノサイエンス研究部情報ソリューション部門
-
四柳 浩之
徳島大学
-
四柳 浩之
徳島大学大学院
-
橋爪 正樹
徳島大学大学院
-
Yotsuyanagi Hiroyuki
Faculty Of Engineering The Univ. Of Tokushima
-
Yotsuyanagi Hiroyuki
Dept. Of Information Solution Institute Of Technology And Science University Of Tokushima
-
槇本 浩之
徳島大学大学院 先端技術科学教育部 システム創生工学専攻 電気電子創生工学コース
-
岡田 靖彦
徳島大学大学院 先端技術科学教育部 システム創生工学専攻 電気電子創生工学コース
-
高橋 寛
愛媛大学大学院
-
橋爪 正樹
徳島大学
-
高橋 寛
山形大 工
-
岡田 靖彦
徳島大学大学院先端技術科学教育部システム創生工学専攻電気電子創生工学コース
-
槇本 浩之
徳島大学大学院先端技術科学教育部システム創生工学専攻電気電子創生工学コース
-
四柳 浩之
徳島大学大学院 ソシオテクノサイエンス研究部 情報ソリューション部門
-
橋爪 正樹
徳島大学大学院 ソシオテクノサイエンス研究部 情報ソリューション部門
-
小西 朝陽
徳島大学大学院先端技術科学教育部
-
高橋 寛
愛媛大学大学院理工学研究科
-
堤 利幸
明治大学
-
山崎 浩二
明治大学
-
秦 豊
徳島大学
-
三浦 幸也
首都大学東京
-
四柳 浩之
徳島大学工学部電気電子工学科
-
樋上 喜信
愛媛大学大学院
-
橋爪 正樹
徳島大学大学院ソシオテクノサイエンス研究部 情報ソリューション部門
-
樹下 行三
大阪学院大 情報
-
加藤 健二
徳島大学大学院ソシオテクノサイエンス研究部
-
小西 朝陽
徳島大学
-
山下 淳
大阪学院大学大学院コンピュータサイエンス研究科
-
中村 真規
徳島大学大学院先端技術科学教育部 システム創生工学専攻 電気電子創生工学コース
-
大栗 裕人
徳島大学大学院先端技術科学教育部システム創生工学専攻電気電子創生工学コース
-
堤 利幸
明治大学{理工学部,情報コミュニケーション学部
-
山崎 浩二
明治大学{理工学部,情報コミュニケーション学部
-
樋上 善信
愛媛大学大学院理工学研究科
-
大栗 裕人
徳島大学大学院先端技術科学教育部システム創生工学専攻
著作論文
- D-10-7 抵抗ラダー型DAC内MOS短絡の電流テスト容易化設計(D-10.ディペンダブルコンピューティング,一般セッション)
- IEEE1149.1準拠IC間断線の電気検査法
- D-10-4 ESD入力保護能力を低下させないIC間断線の電気的検査用回路(D-10.ディペンダブルコンピューテイング,一般セッション)
- D-10-3 隣接線を考慮したパターン併合によるオープン故障用テストパターン生成(D-10.ディペンダブルコンピューテイング,一般セッション)
- TDCを組み込んだ遅延故障検出用テスト容易化設計について(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- TDCを組み込んだ遅延故障検出用テスト容易化設計について(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- TDCを組み込んだ遅延故障検出用テスト容易化設計について
- テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法
- テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法
- TDCを組み込んだ遅延故障検出用テスト容易化設計について
- シグナルインティグリティ不良に対する実証的研究の試み(設計/テスト/検証)
- 3次元実装IC内ダイ間論理信号線の断線に対する電気テスト用回路(次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文)
- 隣接TSVを考慮したTSV遅延故障検出法について (ディペンダブルコンピューティング)
- 隣接TSVを考慮したTSV遅延故障検出法について(遅延テスト, VLSI設計とテスト及び一般)
- 半断線故障検出のための信号遅延の特性評価(遅延テスト, VLSI設計とテスト及び一般)
- TDC組込み型バウンダリスキャン回路による遅延検出能力評価 (ディペンダブルコンピューティング)
- BASTにおけるスキャンシフト制御および反転信号の部分リセットによるテストデータ量削減法 (ディペンダブルコンピューティング)
- 半断線故障検出のための信号遅延の特性評価 (ディペンダブルコンピューティング)