FIFOをキャッシュ置換ポリシとする正確なキャッシュ構成シミュレーションの高速化(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
スポンサーリンク
概要
- 論文の詳細を見る
一般にプロセッサのキャッシュ構成はセット数,ブロックサイズ,連想度のパラメータが存在する.組込みシステムでは対象とするアプリケーションが限定されているため,そのキャッシュ構成を最適化することができる.対象アプリケーションに対しキャッシュ置換ポリシとしてLRUを仮定し,これら3つのキャッシュパラメータを変化させたときのキャッシュヒット/ミス数を正確に,かつきわめて高速にシミュレーションする手法としてCRCB 手法が提案されている.ところが多くのキャッシュは,キャッシュハードウェアのオーバヘッド削減のためより簡易なキャッシュ置換ポリシとしてFIFOを持つ.本稿では組込みアプリケーションを対象にFIFOをキャッシュ置換ポリシを持つキャッシュ構成シミュレーションの高速化アルゴリズムを提案する.FIFOに対し,キャッシュの性質を利用することで,連想度が異なる複数のキャッシュ構成を一括してシミュレーションしヒット/ミスを判定する手法を提案する.計算機実験の結果,従来のFIFOを対象とするキャッシュ構成シミュレータに対し平均18%高速に,複数のキャッシュ構成のヒット/ミス数を正確に判定できた.
- 2010-11-22
著者
-
戸川 望
早稲田大学
-
柳澤 政生
早稲田大学基幹理工学研究科情報理工学専攻
-
大附 辰夫
早稲田大学基幹理工学研究科情報理工学専攻
-
坂田 雅雄
早稲田大学院基幹理工学研究科情報理工学専攻
-
大附 辰夫
早稲田大学院基幹理工学研究科情報理工学専攻
-
大附 辰夫
早稲田大学
-
戸川 望
早稲田大学院基幹理工学研究科情報理工学専攻
-
柳澤 政生
早稲田大学理工学研究科
-
柳澤 政生
早稲田大
-
大附 辰夫
北九州市立大学国際環境工学部情報メディア工学科早稲田大学理工学総合研究センター
-
多和田 雅師
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
柳澤 政生
早稲田大学
-
多和田 雅師
早稲田大学大学院
関連論文
- 歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価(ITS画像処理,映像メディア,視覚および一般)
- 1.メディア処理における超低消費電力SoC技術(未来を切り拓く最先端VLSIテクノロジー)
- ビットレベル処理を考慮したセレクタ帰着型重み付き加算器(システムレベル設計,システム設計及び一般)
- 命令メモリビット幅削減に基づく低エネルギーASIP合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- アドホックネットワークにおけるクラスタの接続性とクラスタヘッドの負荷分散を考慮したルーティング (アドホックネットワーク)
- セレクタ論理を用いた高速な差積演算器の設計とバタフライ演算への応用
- 組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法(システムレベル設計,デザインガイア2008-VLSI設計の新しい大地)
- 組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法(システムレベル設計,デザインガイア2008-VLSI設計の新しい大地-)
- アプリケーションプロセッサのL1データキャッシュ最適化手法(プロセッサ向け最適化と開発環境)
- フロアプランを考慮した高位合成のための高速なモジュール配置手法(高位合成,FPGA応用及び一般)
- 屋内環境におけるユーザの経路嗜好調査とこれに基づく経路探索手法(ITSポジショニングシステム,一般)
- H.264/AVC符号化向けDSPにおける動き予測演算器の設計(信号処理,LSI,及び一般)
- 複数のグループを持つ無線アドホックネットワークにおける衝突回避型マルチキャストプロトコル (アドホックネットワーク)
- 進路方向によって異なる混雑度を考慮した旅行時間算出手法(交通における計測・一般)
- 車車間・路車間通を用いた車線別の渋滞情報の検出手法(交通における計測・一般)
- 車車間・路車間通を用いた車線別の渋滞情報の検出手法
- ディジタルメディア向け動的再構成型プロセッサFE-GAへのDFGマッピングとその自動化手法(動的再構成システム,物理設計及び一般)
- IEEE802.11nに対応した高効率列処理演算器による高スループットイレギュラーLDPC復号器の実装と評価(動的再構成システム,物理設計及び一般)
- 連携処理を考慮したネットワークプロセッサへの処理割り当て手法(ネットワークオンチップ,システムオンシリコンを支える設計技術)
- Odd-Even Turn Modelを対象としたNoCの負荷分散による遅延時間削減手法(ネットワークオンチップ,システムオンシリコンを支える設計技術)
- アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般)
- 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
- 命令メモリアクセス数削減に基づく低エネルギーASIP合成手法(システムレベル設計,FPGA応用及び一般)
- FPGAを用いた動的再構成可能システムと暗号化アルゴリズムへの応用
- 楕円曲線暗号に適したGF(2^m)上のSIMD型MSD乗算器の設計(システム設計及び一般)
- 楕円曲線暗号に適したGF(2^m)上のSIMD型MSD乗算器の設計(算術演算回路,システム設計及び一般)
- ビットレベル式変形によるセレクタ帰着型バタフライ演算器の設計と評価(高位合成及び演算器設計,物理設計及び一般)
- セレクタ論理を用いたバタフライ演算器の設計(合成及び演算器最適化,システム設計及び一般)
- セレクタ論理を用いたバタフライ演算器の設計(システム設計及び一般)
- 歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価
- GF(2^n)及びGF(P)におけるスケーラブル双基数ユニファイド型モンゴメリ乗算器(信号処理,LSI,及び一般)
- 楕円曲線暗号向けGF(2^m)上のDigit-Serial乗算器の設計(FPGAとその応用及び一般)
- 楕円曲線暗号向けGF(2^m)上の Digit-Serial 乗算器の設計
- 歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価(ITS画像処理,映像メディア,視覚及び一般)
- 組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法(システム設計,デザインガイア2009-VLSI設計の新しい大地-)
- アプリケーションプロセッサのカーネル記述自動生成手法(プロセッサ向け最適化と開発環境)
- アプリケーションプロセッサのカーネル記述自動生成手法(プロセッサ向け最適化と開発環境,FPGA応用及び一般)
- 動的フローに適応したネットワークプロセッサの改良とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 歩行者向けデフォルメ地図生成ハードウェアエンジンの設計(FPGA/設計事例,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 認知科学を応用した微小画面向け略地図生成手法とその統計的評価(高度交通システム(ITS))
- 進路方向によって異なる混雑度を考慮した旅行時間算出手法(交通における計測・一般)
- 車車間・路車間通を用いた車線別の渋滞情報の検出手法(交通における計測・一般)
- 道路標識とランドマークを用いた歩行者位置特定システムと実地調査による評価
- 2階層キャッシュメモリにおけるシミュレーションベースのバス幅最適化手法(システム設計,デザインガイア2009-VLSI設計の新しい大地-)
- 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
- 命令メモリアクセス数削減に基づく低エネルギーASIP合成手法(システムレベル設計,FPGA応用及び一般)
- フロアプランを考慮した高位合成のための高速なモジュール配置手法(高位合成,FPGA応用及び一般)
- フロアプランを考慮した高位合成のための高速なモジュール配置手法(高位合成,FPGA応用及び一般)
- フロアプランを考慮した高位合成のための高速なモジュール配置手法(高位合成,FPGA応用及び一般)
- 制御処理ハードウェアの高位合成システムのための面積/時間最適化アルゴリズム
- 命令メモリビット幅削減に基づく低エネルギーASIP合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 一般化レジスタ分散アーキテクチャを対象とした高位合成手法とその評価(システム設計とその最適化I,システム設計及び一般)
- 常時着用型センサ"ビジネス顕微鏡"による組織変革(システムオンシリコンを支える設計技術)
- 歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価(ITS画像処理,映像メディア,視覚及び一般)
- 部分マッチングを考慮しMISO構造に対応した専用演算器合成手法(演算器最適化設計,FPGA応用及び一般)
- 部分マッチングを考慮しMISO構造に対応した専用演算器合成手法(演算器最適化設計,FPGA応用及び一般)
- 部分マッチングを考慮しMISO構造に対応した専用演算器合成手法(演算器最適化設計,FPGA応用及び一般)
- 2階層キャッシュメモリにおけるシミュレーションべースのバス幅最適化手法(システム設計,デザインガイア2009-VLSI設計の新しい大地)
- 組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法(システム設計,デザインガイア2009-VLSI設計の新しい大地)
- セレクタ論理を用いた高速な差積演算器の設計とバタフライ演算への応用
- 設計ナビゲーション機構を有するシステムLSI設計のためのHW/SW分割システム(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 設計ナビゲーション機構を有するシステムLSI設計のためのHW/SW分割システム(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 節点がレベル付けされたグラフの最小枝交差描画問題に関する一考察
- BDDを用いたマンハッタン配線問題の解法
- 組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法(システムレベル設計,デザインガイア2008-VLSI設計の新しい大地)
- SIMD型プロセッサコアの面積/遅延見積り
- HW/SW協調合成におけるアプリケーションプロセッサの面積/遅延見積もり手法(信号処理,LSI,及び一般)
- HW/SW協調合成におけるアプリケーションプロセッサの面積/遅延見積もり手法(信号処理,LSI,及び一般)
- HW/SW協調合成におけるアプリケーションプロセッサの面積/遅延見積もり手法(信号処理,LSI,及び一般)
- FPGAを用いた動的再構成可能システムとその応用
- FPGAを用いた動的再構成可能システムとその応用
- レジスタ分散型アーキテクチャを対象とするフロアプランとタイミング制約を考慮した高位合成手法(動作合成, システムLSIの設計技術と設計自動化)
- 歩行者ナビゲーションにおける携帯電話カメラ機能とランドマークを利用した位置補正手法(交通における計測・一般)
- 歩行者ナビゲーションにおける携帯電話カメラ機能とランドマークを利用した位置補正手法
- 歩行者ナビゲーションにおける携帯電話カメラ機能とランドマークを利用した位置補正手法(交通における計測・一般)
- FPGA を対象とした階層的概略詳細配線手法
- 列処理演算法に着目したマルチレート対応イレギュラーLDPC符号復号器(符号化と演算,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- FIFOをキャッシュ置換ポリシとする正確なキャッシュ構成シミュレーションの高速化(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- FIFOをキャッシュ置換ポリシとする正確なキャッシュ構成シミュレーションの高速化(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般)
- アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般)
- アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般)
- ルータの負荷分散と制御パケット数削減を目的としたエニーキャスト経路選択手法(フォトニックネットワークシステム,光ルーティング,ブロードバンドアプリケーション,一般)
- エニーキャストにおけるルータの負荷に基づく経路選択手法((フォトニック)IPネットワーク技術,(光)ノード技術,WDM技術,信号処理技術,一般)
- 制御処理ハードウェアの高位合成システムにおける面積/遅延見積もり手法
- 命令メモリアクセス数削減に基づく低エネルギーASIP合成手法(システムレベル設計,FPGA応用及び一般)
- 命令メモリアクセス数削減に基づく低エネルギーASIP合成手法(システムレベル設計,FPGA応用及び一般)
- 屋内用歩行者ナビゲーションにおける歩行者の嗜好を反映させる経路探索手法
- 屋内用歩行者ナビゲーションにおける歩行者の嗜好を反映させる経路探索手法(交通における計測・一般)
- 屋内用歩行者ナビゲーションにおける歩行者の嗜好を反映させる経路探索手法(交通における計測・一般)
- 特集「組込みシステム工学」の編集にあたって
- 5. FPGA 用のレイアウト手法 (<特集> FPGA : その現状、将来とインパクト)
- 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
- 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
- A-3-6 RSA暗号に対するスキャンベース攻撃の評価実験(A-3.VLSI設計技術,一般セッション)
- SIMD型プロセッサコアの自動合成のためのパイプライン演算ユニット生成手法(アーキテクチャ生成,システムLSI設計とその技術)
- FPGAを用いた動的再構成可能システムと暗号化アルゴリズムへの応用
- 進路方向によって異なる混雑度を考慮した旅行時間算出手法
- 道路ネットワーク分割に基づく高速エリア略地図生成手法(ITSポジショニングシステム,一般)
- ディジタル信号処理向けプロセッサの自動合成システムにおける並列化コンパイラ