AS-2-6 90nmプロセスでのディジタル回路設計法 : makeで出来るLSI(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 2006-03-08

著者

• 小林 和淑

  京都大学情報学研究科

関連論文

• パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
• パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
• P2Lib:スタンダードセルライブラリ自動生成システム (電子システムの設計技術と設計自動化)
• C-12-18 リーク電流によるNBTI特性の実測による評価(C-12.集積回路,一般セッション)
• C-12-68 Subthreshold Leak電流によるNBTI劣化・回復の測定(C-12.集積回路,一般セッション)
• C-12-30 NBTI周波数依存性測定回路の検討(評価・モデリング,C-12.集積回路,一般セッション)
• 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• C-12-3 卓上テスト環境によるばらつき測定の高速化(C-12.集積回路A(設計・テスト・実装技術),一般講演)
• パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
• 基板バイポーラ効果によるSEUとMCUの発生機構の検討(製造性考慮設計,システムオンシリコンを支える設計技術)
• C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(低電圧/低消費電力技術,新デバイス・回路とその応用)
• C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 微細プロセスを用いたFPGA設計手法(設計手法,リコンフィギャラブルシステム,一般)
• AS-2-6 90nmプロセスでのディジタル回路設計法 : makeで出来るLSI(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
• PA-2-3 大学における集積回路設計に適した設計フローのあり方と相互協調
• オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
• オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
• オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
• オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
• A-3-7 動作合成における制約条件の検討
• システムレベル言語による設計(システム設計及び一般)
• FPGAのチップ内ばらつきを利用した再配置による高速化の検討(リコンフィギャラブルシステム,一般)
• ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
• D-11-47 カメラの動きを用いた動き補償の検討
• A-3-4 耐ソフトエラー二重化フリップフロップのばらつき評価(A-3.VLSI設計技術,一般セッション)
• ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
• エネルギ最小周波数を利用したタスク再配置によるマルチプロセッサ向け消費エネルギ削減手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
• SA-2-3 DRAMベースの加算機能メモリとその動きベクトル検出への応用
• EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
• EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
• EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
• メモリベースアーキテクチャとその応用
• C-12-21 チェインにおけるパルス幅縮小を利用したSETパルス幅測定回路(デジタル集積回路,C-12.集積回路,一般セッション)
• C-12-20 ディジタル回路遅延の経年劣化とそのモデル化について(デジタル集積回路,C-12.集積回路,一般セッション)
• 測定時の劣化の影響を除去した高速NBTI回復特性センサーの検討(ポスター講演,学生・若手研究会)
• 動きベクトル検出用準同期一次元PEアレイの設計
• 動きベクトル検出用準同期一次元PEアレイの設計
• NBTI回復現象を利用したマルチコアLSIの自己特性補償法(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
• NBTI回復現象を利用したマルチコアLSIの自己特性補償法(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
• MCUに強靭な耐ソフトエラーフリップフロップ(学生・若手技術者育成のための研究会)
• C-12-24 劣化測定と回復測定を高速に切り替え可能なNBTI評価回路(C-12.集積回路,一般セッション)
• 冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価(ディペンダブル技術,デザインガイア2011-VLSI設計の新しい大地-)
• 90nmプロセス商用FPGAにマッピングしたリングオシレータの発振周波数の劣化評価(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
• MCUに強靭な耐ソフトエラーフリップフロップ
• 微細化によるLSIの信頼性諸問題とその解決策(システム設計及び一般)
• C-12-44 劣化測定と回復測定を高速に切り替え可能なNBTI測定回路の特性評価(デバイス・回路協調設計技術(2),C-12. 集積回路,一般セッション)
• A-3-7 ソフトエラーによる多ビットエラーのラッチ間距離依存性の評価(A-3.VLSI設計技術,一般セッション)
• 商用FPGAのばらつきとBTIによる経年劣化(ディペンダブル設計(1),デザインガイア2012-VLSI設計の新しい大地-)
• 低電力かつ省面積な耐ソフトエラー多重化フリップフロップDICE ACFF(ディペンダブル設計(1),デザインガイア2012-VLSI設計の新しい大地-)
• ランダム・テレグラフ・ノイズに起因した組合せ回路遅延ゆらぎに対する基板バイアスの影響(ディペンダブル設計(1),デザインガイア2012-VLSI設計の新しい大地-)
• 商用FPGAのばらつきとBTIによる経年劣化(ディペンダブル設計(1),デザインガイア2012-VLSI設計の新しい大地-)
• 低電力かつ省面積な耐ソフトエラー多重化フリップフロップ : DICE ACFF(ディペンダブル設計(1),デザインガイア2012-VLSI設計の新しい大地-)
• ランダム・テレグラフ・ノイズに起因した組合せ回路遅延ゆらぎに対する基板バイアスの影響(ディペンダブル設計(1),デザインガイア2012-VLSI設計の新しい大地-)
• 65 nmプロセスにおける低消費電力冗長化FF(BCDMR-ACFF)の設計と評価
• ランダム・テレグラフ・ノイズが低電圧CMOS論理回路の遅延ゆらぎに及ぼす影響(IEDM特集(先端CMOSテバイス・プロセス技術))
• レジスタビット反転を用いた経年劣化に強靭な多重化回路(ディペンダブル(2),システムオンシリコンを支える設計技術)
• 2.2 ソフトエラー耐性の高いフリップフロップ(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)

もっと見る 閉じる

スポンサーリンク