センスアンプ型メモリセルを用いたSRAM書き込み電力の削減方式
スポンサーリンク
概要
- 論文の詳細を見る
本SRAMでは、7トランジスタのセンスアンプ型メモリセルを用い、書き込み時のビット線振幅を電源電圧の1/6まで下げることによって、4メガビットSRAMの書き込み電力を90%削減する。64KビットSRAMのテストチップの試作と評価を行い、本方式の有効性を測定とシミュレーションの両方から確認した。
- 社団法人電子情報通信学会の論文
- 2002-08-16
著者
-
桜井 貴康
東京大学
-
桜井 貴康
東京大学生産技術研究所
-
神田 浩一
東京大学生産技術研究所
-
服部 貞昭
東京大学生産技術研究所
-
宮崎 隆行
東京大学生産技術研究所
-
神田 浩一
Institute Of Industrial Science University Of Tokyo
-
服部 貞昭
東京大学生産技術研究所:(現)kddi株式会社
関連論文
- 2V有機CMOS回路とインクジェット印刷配線を用いたユーザ・カスタマイザブル・ロジック・ペーパー (情報センシング)
- 2V有機CMOSとシリコンCMOSを用いたEMI測定用風呂敷の原理検証(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- Double Thresholding方式を用いた1V299μW Flashing UWBトランシーバ(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Double Thresholding方式を用いた1V 299μW Flashing UWBトランシーバ(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 2V有機CMOS回路とインクジェット印刷配線を用いたユーザ・カスタマイザブル・ロジック・ペーパー(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 三次元SSDの低電力化技術とSSD向けプログラム電圧(20V)生成回路(メモリ技術)
- C-12-20 NAND型フラッシュSSD向け20Vブーストコンバータの制御方式(その1)(C-12.集積回路,一般セッション)
- C-12-21 NAND型フラッシュSSD向け20Vブーストコンバータの制御方式(その2)(C-12.集積回路,一般セッション)
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術(パネルディスカッション)