非同期式浮動小数点加減算回路の構成と評価

スポンサーリンク

概要

論文の詳細を見る
非同期式データパスでは, 出力が確定したことを検知してすぐ次の処理に移る事ができるため, 平均遅延で速度性能が決まる.しかし, 回路の規模が比較的小さい加算器やシフタなどの整数演算回路では, 入力パターンによらず通過するゲート段数がほぼ同じである事が多く, 非同期式データパスのメリットが少ない.これに対し, より複雑なデータパスでは, パスを選択する構造を用いることで平均性能を向上させることが出来る.そこで, その例として浮動小数点加減算回路を取り上げ, 平均遅延を減少させる構成手法を示す, その結果, 平均遅延が最悪遅延と比べて23%小さくなることが分かった.さらに, 実際のシステムではレイテンシのみでなくスループットも重要となるため, 平均遅延動作と高スループットを両立可能なパイプライン化手法について検討した.
2000-11-23

著者

関連論文

もっと見る

スポンサーリンク