多出力AND-EXOR論理式簡単化の一手法

スポンサーリンク

概要

• 論文の詳細を見る

• 本論文は, 多出力AND-EXOR論理式(ESOP)の積項数の下界とそれを用いたESOPの最小化法について述べている. まず, 多出力関数を多値入力1出力関数と考えることにより, 多出力ESOPの積項数の下界を評価する方法を与える. 次に, この下界を用いた多出力ESOPの簡単化アルゴリズムを与える. 最後に, 本アルゴリズムによって, 10変数までの乱数関数およびいくつかの算術演算回路のESOPの最小性が保証できることを示す.

• 1996-02-25

著者

• 笹尾 勤

  九州工業大学 情報工学部 マイクロ化総合技術センター

• 神田 徳夫

  徳山工業高等専門学校情報電子工学科

• 神田 徳夫

  徳山工業高等専門学校

• 笹尾 勤

  九州工業大学 大学院 情報工学府 情報創成工学専攻

関連論文

• 並列ブランチング・プログラム・マシンを用いた順序回路の模擬について(ネットワークオンチップ,システムオンシリコンを支える設計技術)
• 不完全定義インデックス生成関数の変数最小化について(高位・論理合成,システムオンシリコンを支える設計技術)
• EVBDDを用いた数値計算回路の構成(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法(FPGAとその応用及び一般)
• プログラマブル数値計算回路のアーキテクチャとその合成法(設計手法と高性能化)
• 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
• LUTカスケードを用いたCAMエミュレータについて(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
• FPGA上に実現した二つの近似文字列マッチングアルゴリズムの比較(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
• 書換え可能な二変数関数の数値計算回路について(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地)
• TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
• ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
• ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
• ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
• 基数変換回路の構成法(4) : RNSの場合(符号化と演算,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• 決定グラフに基づく論理関数の評価のメモリパッキングを用いた高速化について(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 決定グラフに基づく論理関数の評価のメモリパッキングを用いた高速化について(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
• 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
• 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
• 多文字遷移を行うNFAに基づく正規表現マッチング回路について(カスタムプロセッシング)
• 算術分解を用いた基数変換回路の構成法(2)(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 先読みヘテロジニアスMDDマシンについて(デザインガイア2010 : VLSI設計の新しい大地)
• 並列ふるい法とMPUを用いたウイルス検出エンジンについて(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
• パス遅延故障におけるパス選択とテスト生成について
• パス遅延故障におけるパス選択とテスト生成について
• パス遅延故障におけるパス選択とテスト生成について
• パス遅延故障のテストにおけるパス選択手法について
• パス遅延故障のテストにおけるパス選択手法について
• 関数分解を用いたFPGAの設計法
• 関数分解を用いたFPGAの設計法
• 3アドレスQDDマシン用コードの最適アルゴリズムについて(アプリケーションとシミュレーション,デザインガイア2009 VLSI設計の新しい大地)
• レイル数に制限のあるLUTカスケードの論理合成法 : 多出力論理関数の直接実現
• レイル数に制限のあるLUTカスケードの論理合成法 : 多出力論理関数の直接実現
• レイル数に制限のあるLUTカスケードの論理合成法 : 多出力論理関数の直接実現
• 論理関数のBi-decompositionについて
• 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
• 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
• 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
• FIRフィルタの算術分解を用いたLUTカスケードによる実現(デバイスアーキテクチャI)
• FIR フィルタの LUT カスケードによる実現について(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• FIR フィルタの LUT カスケードによる実現について(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• FIRフィルタのLUTカスケードによる実現について
• 多端子EXOR三分決定グラフを用いたAND-EXOR論理式の最小化法について
• FPGA実装に適した多項式近似に基づく数値計算回路(アプリケーション高速化,リコンフィギャラブルシステム,一般)
• 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法
• 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法
• 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法(FPGAとその応用及び一般)
• 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法(FPGAとその応用及び一般)
• 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法(FPGAとその応用及び一般)
• LUTカスケードを用いたCAMエミュレータについて(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
• ソフトエラーを回避するLUTカスケード・エミュレータについて(耐過度故障,SWoPP2006)
• 耐故障性を有するLUTカスケード・エミュレータについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 耐故障性を有するLUTカスケード・エミュレータについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
• LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTリングを用いた順序回路の合成アルゴリズムについて(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• LUTリングを用いた順序回路の合成アルゴリズムについて(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• LUTリングを用いた順序回路の合成アルゴリズムについて(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• LUTリングを用いた順序回路の合成アルゴリズムについて(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて
• 算術分解を用いた基数変換回路の構成法(アーキテクチャ,SWoPP2006)
• Walsh 係数を計算するハードウェアについて(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• Walsh 係数を計算するハードウェアについて(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• Walsh 係数を計算するハードウェアについて
• ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般)
• ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般)
• ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般)
• Walsh変換を用いた半導体メモリの故障診断法
• Walsh変換を用いた半導体メモリの故障診断法
• Walsh変換を用いた半導体メモリの故障診断法
• 決定グラフに基づく論理関数の評価システム
• 入力の一部が不明である場合の論理関数のハードウェアを用いた評価法 (テストと設計検証論文特集)
• 決定図に基づくサイクルベース・シミュレーション・エンジン
• ヘテロジニアスMDDにおける平均パス長の最小化法について(信号解析,アルゴリズム,回路設計)
• ヘテロジニアスMDDにおける平均パス長の最小化法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• ヘテロジニアスMDDにおける平均パス長の最小化法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• ヘテロジニアスMDDにおける平均パス長の最小化法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• ヘテロジニアスMDDにおける平均パス長の最小化法について
• ヘテロジニアスMDDを用いた論理関数の表現法
• 3段論理回路の設計法 : NAND一面型PLDを対象にして
• サイクルベース・シミュレーション・エンジンの一構成法
• サイクルベース・シミュレーション・エンジンの一構成法
• サイクルベース・シミュレーション・エンジンの一構成法
• 論理関数の遷移数に関する考察
• オートマトンの分割に基づく正規表現マッチング回路について(FPGA応用,FPGA応用及び一般)
• オートマトンの分割に基づく正規表現マッチング回路について(FPGA応用,FPGA応用及び一般)

もっと見る 閉じる

スポンサーリンク