アナログニューロ VLSI に適した On-Chip 学習則

スポンサーリンク

概要

論文の詳細を見る
現在,さまざまなニューラルネットワーク学習則に関する研究が行われているが,多くのものはあまりハードウェア化を行う点について考慮されておらず,このことが学習するニューラルネットワークLSI化するにあたって大きな障害となっている.そこで本論文では,アナログVLSIにおいてOn-Chip学習を行うのが比較的容易な学習則として,Hebbの学習則を改良した自己組織化学習則を提案する.また,シミュレーション実験によりその自己組織化能力を確認した.更にこれらの実験から,学習速度が2〜3倍程度改善されることや,学習の急激な停止およびシナプス結合の発散が回避できることが明らかとなった.
社団法人電子情報通信学会の論文
1993-03-25

著者

関連論文

もっと見る

スポンサーリンク