ハードウェア/ソフトウェア協調設計システム
スポンサーリンク
概要
- 論文の詳細を見る
本報告では、アプリケーションの高速処理をハードウェア/ソフトウェア協調動作システム上で実現することを目的として、その協調設計手法について提案する。ハードウェア/ソフトウェア協調設計では、ハードウェアとソフトウェアを最適に分離することが最も重要であり、今までにも種々の手法が提案されている。ここでは、C言語で記述されたアプリケーションから、ハードウェア化による性能向上率を予測してハードウェアを分離合成する手法について述べる。さらに、合成結果を汎用コプロセッサGPCP-SSを有するシステムで実際に協調動作させ、分離手法の有効性を論ずる。
- 社団法人電子情報通信学会の論文
- 1995-12-15
著者
-
名古屋 彰
NTT未来ねっと研究所
-
名古屋 彰
NTTコミュニケーション科学研究所
-
木村 晋二
奈良先端科学技術大学院大学情報科学研究科
-
伊藤 康史
奈良先端科学技術大学院大学 情報科学研究科
-
雪下 充輝
NTTコミュニケーション科学研究所
関連論文
- 動的再構成可能ハードウェア上へのスケーラブルスイッチの実装に関する検討
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- Addition-Shift-Sequence問題の計算複雑度について
- FPGAと論理合成システムを用いた充足可能性問題の解法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- しきい論理に基づく再構成可能デバイスの可変論理部
- しきい論理に基づく再構成可能デバイスの可変論理部
- しきい論理に基づく再構成可能デバイスの可変論理部
- ニューロンMOSによる対称関数回路の設計
- ニューロンMOSによる対称関数回路の設計手法
- ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討
- ニューロンMOSによる対称関数回路の設計手法
- ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討
- SPFD : 論理関数の自由度の新しい表現方法
- D-6-10 再構成メッシュの線形時間遅延モデルについて
- 再構成可能なハードウェアを用いた線形ブロック符号の性能評価の高速化
- 再構成可能なハードウェアを用いた線形ブロック符号の性能評価の高速化
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- 変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法
- BDDを用いた異なる内部変数を持つ論理回路の等価性判定
- レジスタ転送レベル論理回路の設計検証のための回路縮小法について
- レジスタ転送レベル論理回路の設計検証のための回路縮小法について
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- 布線論理による汎用計算機構 : プラスティックセルアーキテクチャ
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- SA-1-1 PCAで実現される自己参照・書換・増殖可能なハードウェア
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- 再構成可能部を持つJavaプロセッサにおけるハードウェアJIT機構の検討
- 再構成可能部を持つJavaプロセッサにおけるハードウェアJIT機構の検討
- A-3-16 再構成可能部を持つJavaプロセッサにおける高速化方式およびハードウェアJIT方式の検討
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- 手指動作の日本語による記述と3次元表示用パラメータの抽出
- 手指動作の日本語による記述と3次元表示用パラメータの抽出
- 手話単語の日本語による記述とその応用について
- 手話単語の日本語による記述とその応用について
- トランスダクション法の並列化に関する研究
- トランスダクション法の並列化に関する研究
- C言語を用いた音声認識・学習LSIの設計と実現について
- C言語を用いた音声認識・学習LSIの設計と実現について
- A-3-13 学習回路インターフェースを持ち不特定話者に対応できる音声認識回路
- CAS2000-17 / VLD2000-26 / DSP2000-38 充足可能性判定手法に基づく有限状態機械の状態数え上げ
- CAS2000-17 / VLD2000-26 / DSP2000-38 充足可能性判定手法に基づく有限状態機械の状態数え上げ
- CAS2000-17 / VLD2000-26 / DSP2000-38 充足可能性判定手法に基づく有限状態機械の状態数え上げ
- 充足可能性判定手法に基づいたマルチクロックパス解析
- 充足可能性判定手法に基づいたマルチクロックパス解析
- 充足可能性判定手法に基づいたマルチクロックパス解析
- A-3-8 多段論理回路のための充足可能性判定手法とそれを用いたマルチクロックパス解析
- SA-2-7 教育用16ビットパイプラインプロセッサの設計とチップ試作
- 動的命令変更機構を持つ組み込み向けJavaプロセッサの設計と評価
- 動的命令変更機構を持つ組み込み向けJavaプロセッサの設計と評価
- 順序回路の待ち状態に起因するフォールスパスの解析手法
- 順序回路の待ち状態に起因するフォールスパスの解析手法
- 順序回路の待ち状態に起因するフォールスパスの解析とそれを用いたタイミング検証
- 自律的再構成可能なハードウェアにおける試験方式の検討
- 自律的再構成可能なハードウェアにおける試験方式の検討
- 自律的再構成可能なハードウェアにおける試験方式の検討
- フラクタル画像圧縮の再構成可能アーキテクチャによる実現法
- フラクタル画像圧縮の再構成可能アーキテクチャによる実現法
- PARTHENONにおける最新の論理合成機能
- 割り当て確率に基づくデータフローグラフのスケジューリング手法
- 割り当て確率に基づくデータフローグラフのスケジューリング手法
- 変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法
- 論理関数の自由度の新しい表現方法とそのFPGA向け論理設計への応用
- 論理関数の自由度の新しい表現方法とそのFPGA向け論理設計への応用
- 対称変数の検出による関数分解の高速化と多段論理合成への応用
- 対称変数の検出による関数分解の高速化と多段論理合成への応用
- SA-2-6 再構成可能部を持つJavaプロセッサ
- A-3-25 論理関数の重ね合わせに基づく加減算向きLUT
- A-3-4 リング発振器を用いたオンチップ高速シリアル通信方式
- A-3-11 冗長2進CORDIC演算器を有する16ビットパイプラインプロセッサ
- ハードウェア/ソフトウェア協調設計システム
- ハードウェア/ソフトウェア協調設計システム
- Web 上で利用可能な手話単語アニメーションシステムの検討
- 変数のビット長の最適化に基づくCプログラムからのハードウェアの生成
- 変数のビット長の最適化に基づくCプログラムからのハードウェアの生成
- 肢体不自由者の為の入力操作支援システムに関する研究
- オブジェクト指向プログラミングにおける平文形式の仕様の生成について
- 定義域限定に基づく論理関数分割を用いた並列論理検証
- 分散記憶型並列計算機に対する並列二分決定グラフ構成アルゴリズム
- 汎用コプロセッサのDMAを用いたハードウェア/ソフトウェア協調動作法およびそのハードウェア部の最適化法について
- 汎用コプロセッサのDMAを用いたハードウェア/ソフトウェア協調動作法およびそのハードウェア部の最適化法について
- 汎用コプロセッサのための最大遅延を保証するハードウエア設計手法の提案
- 汎用コプロセッサを有する計算機システムのためのハードウェア/ソフトウエア協調設計手法
- マルチクロック演算を考慮した論理回路のタイミング解析
- 汎用コプロセッサ GPCP-SS の実現と評価
- 汎用コプロセッサGPCP-SSの実現と評価
- FBDDの厳密最小化とパストランジスタ論理の合成への応用
- FBDDの厳密最小化とパストランジスタ論理の合成への応用
- パストランジスタ論理の合成のためのFBDDの厳密最小化
- 新しい並列処理ア-キテクチャとその設計技術