パストランジスタ論理の合成のためのFBDDの厳密最小化
スポンサーリンク
概要
- 論文の詳細を見る
- 1998-09-07
著者
関連論文
- 日本語プログラミング環境の構築とその活用
- BDDを用いた異なる内部変数を持つ論理回路の等価性判定
- レジスタ転送レベル論理回路の設計検証のための回路縮小法について
- レジスタ転送レベル論理回路の設計検証のための回路縮小法について
- 再構成可能部を持つJavaプロセッサにおけるハードウェアJIT機構の検討
- 再構成可能部を持つJavaプロセッサにおけるハードウェアJIT機構の検討
- A-3-16 再構成可能部を持つJavaプロセッサにおける高速化方式およびハードウェアJIT方式の検討
- 拡張したオブジェクトによる重回帰分析支援システム
- 大学院における情報処理教育の一つの取組み : 奈良先端科学技術大学院大学を例として ( 情報処理最前線)
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 8C45 ことばによる手話単語の記述と三次元表現
- 英文契約書式集に含まれる名詞間の類似度計算
- 英文契約書における内容の抽出 : 条文における権利・義務記載部分の内容を表す句構成セットの作成
- 英文契約書における内容の抽出 : シソーラス作成のための統計情報を用いた類似度計算
- 英文契約書における要目の抽出
- 手指動作の日本語による記述と3次元表示用パラメータの抽出
- 手指動作の日本語による記述と3次元表示用パラメータの抽出
- 手話単語の日本語による記述とその応用について
- 手話単語の日本語による記述とその応用について
- トランスダクション法の並列化に関する研究
- トランスダクション法の並列化に関する研究
- C言語を用いた音声認識・学習LSIの設計と実現について
- C言語を用いた音声認識・学習LSIの設計と実現について
- C言語を用いた音声認識・学習LSIの設計と実現について
- A-3-13 学習回路インターフェースを持ち不特定話者に対応できる音声認識回路
- CAS2000-17 / VLD2000-26 / DSP2000-38 充足可能性判定手法に基づく有限状態機械の状態数え上げ
- CAS2000-17 / VLD2000-26 / DSP2000-38 充足可能性判定手法に基づく有限状態機械の状態数え上げ
- CAS2000-17 / VLD2000-26 / DSP2000-38 充足可能性判定手法に基づく有限状態機械の状態数え上げ
- 充足可能性判定手法に基づいたマルチクロックパス解析
- 充足可能性判定手法に基づいたマルチクロックパス解析
- 充足可能性判定手法に基づいたマルチクロックパス解析
- A-3-8 多段論理回路のための充足可能性判定手法とそれを用いたマルチクロックパス解析
- SA-2-7 教育用16ビットパイプラインプロセッサの設計とチップ試作
- 能動関数によるアサーション検証設計(続・システム検証の科学技術,サイバー増大号)
- 動的命令変更機構を持つ組み込み向けJavaプロセッサの設計と評価
- 動的命令変更機構を持つ組み込み向けJavaプロセッサの設計と評価
- 二分決定グラフに基づく計算複雑さに関する未解決問題について(計算量理論の諸相 : その基礎的研究)
- 順序回路の待ち状態に起因するフォールスパスの解析手法
- 順序回路の待ち状態に起因するフォールスパスの解析手法
- 順序回路の待ち状態に起因するフォールスパスの解析とそれを用いたタイミング検証
- 自発的機能を持つオブジェクトの設計と実装
- I/Oルーティング情報を用いたオンラインFPGAプレイスメント(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- I/Oルーティング情報を用いたオンラインFPGAプレイスメント(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- DS-1-12 鍵配布を必要としない量子秘密通信プロトコル(DS-1.COMP-NHC学生シンポジウム,シンポジウム)
- π計算表示から能動形プログラムの枠組みの生成
- I/Oタイミングを考慮したオンラインFPGAプレイスメント(ハードウェアマネジメント, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般)
- 配線リソースを考慮した再構成可能1bitプロセッサアレイ
- 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般)
- 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般)
- ソフトウェアの自己変更を支援する機構について
- LA-004 コンポーネントベース開発のためのアプリケーションフレームワーク(A. モデル・アルゴリズム・プログラミング)
- 耐タンパCPUによるプログラム実行の証明
- 例外検出用動的再構成可能なコプロセッサ(システム設計及び一般)
- 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)
- SA-2-6 再構成可能部を持つJavaプロセッサ
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価(FPGAとその応用及び一般)
- A-3-25 論理関数の重ね合わせに基づく加減算向きLUT
- A-3-4 リング発振器を用いたオンチップ高速シリアル通信方式
- A-3-11 冗長2進CORDIC演算器を有する16ビットパイプラインプロセッサ
- ソフトウェアを複数のプログラマが協調して開発するための環境の構築
- 自発的移送が可能なオブジェクト生成システムの開発
- ハードウェア/ソフトウェア協調設計システム
- ハードウェア/ソフトウェア協調設計システム
- Web 上で利用可能な手話単語アニメーションシステムの検討
- 変数のビット長の最適化に基づくCプログラムからのハードウェアの生成
- 変数のビット長の最適化に基づくCプログラムからのハードウェアの生成
- 肢体不自由者の為の入力操作支援システムに関する研究
- オブジェクト指向プログラミングにおける平文形式の仕様の生成について
- 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案
- 定義域限定に基づく論理関数分割を用いた並列論理検証
- 分散記憶型並列計算機に対する並列二分決定グラフ構成アルゴリズム
- 汎用コプロセッサのDMAを用いたハードウェア/ソフトウェア協調動作法およびそのハードウェア部の最適化法について
- 汎用コプロセッサのDMAを用いたハードウェア/ソフトウェア協調動作法およびそのハードウェア部の最適化法について
- 汎用コプロセッサのための最大遅延を保証するハードウエア設計手法の提案
- 汎用コプロセッサを有する計算機システムのためのハードウェア/ソフトウエア協調設計手法
- マルチクロック演算を考慮した論理回路のタイミング解析
- 汎用コプロセッサ GPCP-SS の実現と評価
- 汎用コプロセッサGPCP-SSの実現と評価
- FBDDの厳密最小化とパストランジスタ論理の合成への応用
- FBDDの厳密最小化とパストランジスタ論理の合成への応用
- FBDDの厳密最小化とパストランジスタ論理の合成への応用
- パストランジスタ論理の合成のためのFBDDの厳密最小化
- 可変ハードウェアを有する計算機システムにおけるハードウェア資源の管理について
- 可変ハードウェアを有する計算機システムにおけるハードウェア資源の管理について
- 状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)
- 状態空間の分割を用いた量子探索ハードウェアシミュレータ
- 顔の3次元表示と表情の変化に関する研究
- 口語的条件記述から設計の評価値に基づいて室配置を得る方法
- Satisfiability Don't Caresを用いた多段論理回路の簡単化
- BDD制約演算に基づく新しい像計算法について
- BDD制約演算に基づく新しい像計算法について
- BDD制約演算に基づく新しい像計算法について
- ハードウェア/ソフトウェア協調動作のための再構成可能な汎用コプロセッサシステム