非同期式動的再構成可能LSIによる自己複製回路
スポンサーリンク
概要
- 論文の詳細を見る
プラスティックセルアーキテクチャ(PCA)を実現する最初のVLSIであるPCA-1を開発し、その上で自己複製を行なう回路を実現し動作を確認したので報告する。PCAは論理回路の動的かつ自律的再構成を可能にするハードウェアアーキテクチャであり、可変部と組込部の二重構造を持つセルのアレイである。PCA-1では非同期式制御を全面的に採用しており、可変部上に構成される論理回路も非同期式回路として実現する。自己複製は組込部と可変部上の回路の協調作業として行われる。自己複製がシミュレーション通りに行われることを実チップで確認した。
- 2000-11-23
著者
-
小西 隆介
Ntt 未来ねっと研究所
-
伊藤 秀之
日本電信電話株式会社NTT未来ねっと研究所
-
塩澤 恒道
NTT未来ねっと研究所
-
名古屋 彰
NTT未来ねっと研究所
-
稲森 稔
Ntt未来ねっと研究所
-
名古屋 彰
日本電信電話株式会社ntt未来ねっと研究所
-
中田 広
Ntt 未来ねっと研究所
-
伊藤 秀之
NTT未来ねっと研究所
-
小西 隆介
NTT未来ねっと研究所
-
中田 広
NTT未来ねっと研究所
-
塩沢 恒道
Ntt光ネットワークシステム研究所
関連論文
- D-18-1 自律再構成可能LSIを利用した環境に自律適応するハードウェアの動作実証(D-18. リコンフィギャラブルシステム, 情報・システム1)
- 動的再構成可能ハードウェア上へのスケーラブルスイッチの実装に関する検討
- 動的再構成可能ハードウェア上へのスケーラブルスイツチの実装に関する検討
- SA-1-3 PCA上への画像処理アプリケーションの実装に関する検討
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- Addition-Shift-Sequence問題の計算複雑度について
- FPGAと論理合成システムを用いた充足可能性問題の解法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- しきい論理に基づく再構成可能デバイスの可変論理部
- しきい論理に基づく再構成可能デバイスの可変論理部
- しきい論理に基づく再構成可能デバイスの可変論理部
- ニューロンMOSによる対称関数回路の設計
- ニューロンMOSによる対称関数回路の設計手法
- ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討
- ニューロンMOSによる対称関数回路の設計手法
- ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討
- SPFD : 論理関数の自由度の新しい表現方法
- D-6-10 再構成メッシュの線形時間遅延モデルについて
- 再構成可能なハードウェアを用いた線形ブロック符号の性能評価の高速化
- 再構成可能なハードウェアを用いた線形ブロック符号の性能評価の高速化
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- 変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法
- 自律再構成可能アーキテクチャPCAの構成手法(デバイスアーキテクチャ,リコンフィギャラブルシステム論文)
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- プラスティックセルアーキテクチャ(PCA)技術の概要 (特集論文2 プラスティックセルアーキテクチャ)
- 非同期式動的再構成論理LSIの設計
- Communicating Logicによる汎用情報処理機構の実現
- 非同期式動的再構成論理LSIの設計
- Communicating Logicによる汎用情報処理機構の実現
- LUTアレイ用非同期論理回路の合成法
- LUTアレイ用非同期論理回路の合成法
- LUTアレイ用非同期論理回路の合成法
- 布線論理による汎用計算機構 : プラスティックセルアーキテクチャ
- 動的再構成可能計算機構のためのプラスティックセルアーキテクチャ
- 動的再構成可能なVLSIプロセッサとそのレイアウト手法
- 動的再構成可能なVLSIプロセッサとそのレイアウト手法
- 動的再構成可能なVLSIプロセッサとそのレイアウト手法
- オブジェクト指向HDLに向けた自律再構成可能アーキテクチャ
- オブジェクト指向HDLに向けた自律再構成可能アーキテクチャ
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- SA-1-1 PCAで実現される自己参照・書換・増殖可能なハードウェア
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- 完全非同期回路によるPCAハードウェアの設計・評価 (特集論文2 プラスティックセルアーキテクチャ)
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- SA-1-2 動的再構成可能なハードウェアの自己診断手法
- 自律的再構成可能なハードウェアにおける試験方式の検討
- 自律的再構成可能なハードウェアにおける試験方式の検討
- 自律的再構成可能なハードウェアにおける試験方式の検討
- PCAアプリケーションと設計環境 (特集論文2 プラスティックセルアーキテクチャ)
- フラクタル画像圧縮の再構成可能アーキテクチャによる実現法
- フラクタル画像圧縮の再構成可能アーキテクチャによる実現法
- 自律再講成可能アーキテクチャPCA
- The Tenth Workshop on Synthesis And System Integration of Mixed Technologies (SASIMI 2001)
- PCA可変部向けの論理最適化手法 (特集論文2 プラスティックセルアーキテクチャ)
- 通信処理用プロセッサを用いた通信処理システムの性能評価
- PARTHENONにおける最新の論理合成機能
- 割り当て確率に基づくデータフローグラフのスケジューリング手法
- 割り当て確率に基づくデータフローグラフのスケジューリング手法
- 変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法
- 論理関数の自由度の新しい表現方法とそのFPGA向け論理設計への応用
- 論理関数の自由度の新しい表現方法とそのFPGA向け論理設計への応用
- 対称変数の検出による関数分解の高速化と多段論理合成への応用
- 対称変数の検出による関数分解の高速化と多段論理合成への応用
- 自律再構成可能アーキテクチャPCAとその応用
- 自律再構成可能アーキテクチャPCAとその応用
- 自律再構成可能アーキテクチャPCAとその応用
- ハードウェア/ソフトウェア協調設計システム
- ハードウェア/ソフトウェア協調設計システム
- オブジェクト指向HDLに向けた自律再構成可能アーキテクチャ(並列・分散)
- 汎用計算機構を実現する再構成可能LSIアーキテクチャ
- 汎用計算機構を実現する再構成可能LSIアーキテクチャ
- 自律再構成可能アーキテクチャ
- ハードウェア記述言語 2. 主要なハードウェア記述言語の特徴と標準化状況 : 2.3 SFL (ハードウェア記述言語)
- データ転送路の自動割付
- 新しい並列処理ア-キテクチャとその設計技術