割り当て確率に基づくデータフローグラフのスケジューリング手法
スポンサーリンク
概要
- 論文の詳細を見る
高位合成(ハイレベルシンセシス)では,動作記述のコンパイル時に得られるコントロール/データフローグラフに対する, (1)リソース最小化(2)処理ステップ数最小化,を実現する実用時間でのスケジューリングが重要になる。本稿では,時間制約(処理ステップ数一定)の条件下で,(1)の中で特に演算コストを最小化するための,新たな多項式時間スケジューリング手法を提案し,その有効性を示す。その中ではまず,各ステップで必要とされる演算装置数の期待値を従来より正確に反映した,確率ベースの演算コストを新たに定義し,続いて,その演算コストとminimax原理による選択法を用いたスケジューリング手法を示す。合わせて,いくつかのベンチマークに本手法を適用した結果も示す。
- 1995-12-14
著者
-
野村 亮
Nttコミュニケーション科学研究所
-
名古屋 彰
NTT未来ねっと研究所
-
松浦 昭洋
NTTコミュニケーション科学研究所
-
名古屋 彰
NTTコミュニケーション科学研究所
-
松浦 昭洋
NTT コミュニケーション科学研究所
関連論文
- 動的再構成可能ハードウェア上へのスケーラブルスイッチの実装に関する検討
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- Addition-Shift-Sequence問題の計算複雑度について
- FPGAと論理合成システムを用いた充足可能性問題の解法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- しきい論理に基づく再構成可能デバイスの可変論理部
- しきい論理に基づく再構成可能デバイスの可変論理部
- しきい論理に基づく再構成可能デバイスの可変論理部
- ニューロンMOSによる対称関数回路の設計
- ニューロンMOSによる対称関数回路の設計手法
- ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討
- ニューロンMOSによる対称関数回路の設計手法
- ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討
- SPFD : 論理関数の自由度の新しい表現方法
- D-6-10 再構成メッシュの線形時間遅延モデルについて
- 再構成可能なハードウェアを用いた線形ブロック符号の性能評価の高速化
- 再構成可能なハードウェアを用いた線形ブロック符号の性能評価の高速化
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- 変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- 布線論理による汎用計算機構 : プラスティックセルアーキテクチャ
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- SA-1-1 PCAで実現される自己参照・書換・増殖可能なハードウェア
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- 自律的再構成可能なハードウェアにおける試験方式の検討
- 自律的再構成可能なハードウェアにおける試験方式の検討
- 自律的再構成可能なハードウェアにおける試験方式の検討
- フラクタル画像圧縮の再構成可能アーキテクチャによる実現法
- フラクタル画像圧縮の再構成可能アーキテクチャによる実現法
- PARTHENONにおける最新の論理合成機能
- 割り当て確率に基づくデータフローグラフのスケジューリング手法
- 割り当て確率に基づくデータフローグラフのスケジューリング手法
- 変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法
- 論理関数の自由度の新しい表現方法とそのFPGA向け論理設計への応用
- 論理関数の自由度の新しい表現方法とそのFPGA向け論理設計への応用
- 対称変数の検出による関数分解の高速化と多段論理合成への応用
- 対称変数の検出による関数分解の高速化と多段論理合成への応用
- ハードウェア/ソフトウェア協調設計システム
- ハードウェア/ソフトウェア協調設計システム
- RTL動作記述言語SFL
- ハードウェア記述言語 2. 主要なハードウェア記述言語の特徴と標準化状況 : 2.3 SFL (ハードウェア記述言語)
- 方式DAシステムによるプロログマシンの設計 (論理装置用設計支援システム)
- 動作レベル設計支援システム(SECONDS)
- 新しい並列処理ア-キテクチャとその設計技術