名古屋 彰 | NTT未来ねっと研究所
スポンサーリンク
概要
関連著者
-
名古屋 彰
NTT未来ねっと研究所
-
名古屋 彰
NTTコミュニケーション科学研究所
-
澤田 宏
NTTコミュニケーション科学基礎研究所
-
名古屋 彰
日本電信電話株式会社ntt未来ねっと研究所
-
澤田 宏
日本電信電話株式会社NTTコミュニケーション科学基礎研究所
-
塩澤 恒道
NTT未来ねっと研究所
-
山下 茂
Ntt コミュニケーション科学基礎研
-
塩沢 恒道
Ntt光ネットワークシステム研究所
-
小西 隆介
Ntt 未来ねっと研究所
-
伊藤 秀之
日本電信電話株式会社NTT未来ねっと研究所
-
山下 茂
NTTコミュニケーション科学基礎研究所
-
中田 広
Ntt 未来ねっと研究所
-
伊藤 秀之
NTT未来ねっと研究所
-
小西 隆介
NTT未来ねっと研究所
-
中田 広
NTT未来ねっと研究所
-
青山 一生
日本電信電話株式会社NTTコミュニケーション科学基礎研究所
-
永見 康一
日本電信電話株式会社NTT未来ねっと研究所
-
稲森 稔
Ntt未来ねっと研究所
-
青山 一生
NTTコミュニケーション科学基礎研究所
-
須山 敬之
Ntt西日本研究開発センタ
-
中島 和生
University of Maryland
-
永見 康一
NTT未来ねっと研究所
-
松浦 昭洋
NTT コミュニケーション科学研究所
-
横尾 真
Nttコミュニケーション科学研究所
-
松浦 昭洋
NTTコミュニケーション科学研究所
-
永野 秀尚
日本電信電話株式会社NTTコミュニケーション科学基礎研究所
-
横尾 真
Nttコシュニケーション科学基礎研究所
-
坪井 秀幸
NTT未来ねっと研究所
-
須山 敬之
NTTコミュニケーション科学研究所
-
名古屋 彰
NTT コミュニケーション科学基礎研究所
-
永野 秀尚
NTTコミュニケーション科学基礎研究所
-
永野 秀尚
日本電信電話株式会社 Ntt コミュニケーション科学基礎研究所
-
須山 敬之
Nttコミュニケーション科学基礎研究所
-
小栗 清
長崎大学工学部
-
小栗 清
長崎大学情報システム工学研究科
-
ノルバート イムリック
NTT未来ねっと研究所
-
イムリック ノルバート
NTT未来ねっと研究所
-
Imlig Norbert
NTT未来ねっと研究所
-
Norbert Imlig
NTT光ネットワークシステム研究所
-
小林 英史
Ntt未来ねっと研究所
-
野村 亮
Nttコミュニケーション科学研究所
-
澤田 宏
NTT コミュニケーション科学基礎研究所
-
木村 晋二
奈良先端科学技術大学院大学情報科学研究科
-
伊藤 康史
奈良先端科学技術大学院大学 情報科学研究科
-
雪下 充輝
NTTコミュニケーション科学研究所
-
奥山 祐市
日本電信電話株式会社ntt未来ねっと研究所
-
奥山 祐市
NTT未来ねっと研究所
-
津田 宏
NTTコミュニケーション科学研究所
-
青山 一生
NTT コミュニケーション科学基礎研究所
-
永野 秀尚
NTT コミュニケーション科学基礎研究所
-
青山 一生
Ntt コミュニケーション科学基礎研
-
氷見 康一
NTT未来ねっと研究所
著作論文
- 動的再構成可能ハードウェア上へのスケーラブルスイッチの実装に関する検討
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- Addition-Shift-Sequence問題の計算複雑度について
- FPGAと論理合成システムを用いた充足可能性問題の解法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- しきい論理に基づく再構成可能デバイスの可変論理部
- しきい論理に基づく再構成可能デバイスの可変論理部
- しきい論理に基づく再構成可能デバイスの可変論理部
- ニューロンMOSによる対称関数回路の設計
- ニューロンMOSによる対称関数回路の設計手法
- ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討
- ニューロンMOSによる対称関数回路の設計手法
- ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討
- SPFD : 論理関数の自由度の新しい表現方法
- D-6-10 再構成メッシュの線形時間遅延モデルについて
- 再構成可能なハードウェアを用いた線形ブロック符号の性能評価の高速化
- 再構成可能なハードウェアを用いた線形ブロック符号の性能評価の高速化
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- 論理関数の種々の分解手法を統合したLUT回路合成法
- 再構成可能なハードウェアを用いた充足可能性問題の解法
- 変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- SA-1-1 PCAで実現される自己参照・書換・増殖可能なハードウェア
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- 自律的再構成可能なハードウェアにおける試験方式の検討
- 自律的再構成可能なハードウェアにおける試験方式の検討
- 自律的再構成可能なハードウェアにおける試験方式の検討
- フラクタル画像圧縮の再構成可能アーキテクチャによる実現法
- フラクタル画像圧縮の再構成可能アーキテクチャによる実現法
- 割り当て確率に基づくデータフローグラフのスケジューリング手法
- 割り当て確率に基づくデータフローグラフのスケジューリング手法
- 変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法
- 論理関数の自由度の新しい表現方法とそのFPGA向け論理設計への応用
- 論理関数の自由度の新しい表現方法とそのFPGA向け論理設計への応用
- 対称変数の検出による関数分解の高速化と多段論理合成への応用
- 対称変数の検出による関数分解の高速化と多段論理合成への応用
- ハードウェア/ソフトウェア協調設計システム
- ハードウェア/ソフトウェア協調設計システム
- 新しい並列処理ア-キテクチャとその設計技術