通信処理用プロセッサを用いた通信処理システムの性能評価
スポンサーリンク
概要
- 論文の詳細を見る
現在、通信処理システムでは、高速なデータ転送を行なう下位レイヤでは専用ハードウェア(HW)、複雑なプロトコル処理を行なう上位レイヤではソフトウェア(SW)により、通信処理が行なわれている。今後要求される高速、高機能な通信処理システムを構築するためには、処理内容のプログラム性と処理速度の実時間性を両立するデバイスが必要と考えられる。我々は、本要求を満足する通信処理用プロセッサアーキテクチャを既に提案している。本研究では、提案アーキテクチャに基づきハードウェア記述言語(HDL)により機能記述を行ない、機能検証と性能評価を行なった。本稿では、その結果について報告する。
- 社団法人電子情報通信学会の論文
- 1997-08-13
著者
-
稲森 稔
Ntt未来ねっと研究所
-
石井 健司
Ntt光ネットワークシステム研究所
-
中田 広
Ntt 未来ねっと研究所
-
中田 広
NTT光ネットワークシステム研究所
-
稲森 稔
NTT光ネットワークシステム研究所
関連論文
- MPEG2システム多重/分離LSIのアーキテクチャ : ハードウェア/ソフトウェア構成法 (マルチメディア・通信用LSIおよびDSP)
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1
- 非同期式動的再構成論理LSIの設計
- 非同期式動的再構成論理LSIの設計
- 動的再構成可能なVLSIプロセッサとそのレイアウト手法
- 動的再構成可能なVLSIプロセッサとそのレイアウト手法
- 動的再構成可能なVLSIプロセッサとそのレイアウト手法
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- 自己再構成機能をもつ非同期式LSIの回路高速化の検討
- SA-1-1 PCAで実現される自己参照・書換・増殖可能なハードウェア
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- 非同期式動的再構成可能LSIによる自己複製回路
- 完全非同期回路によるPCAハードウェアの設計・評価 (特集論文2 プラスティックセルアーキテクチャ)
- ハードウェア記述言語による伝送処理ライブラリ構成法の検討
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般)
- パイプラインプロセッサにおける分岐処理高速化機構の提案
- FPGAおよびCADツールの同時評価システム
- FPGA配線アーキテクチャ評価ツールの検討
- 時変型FPGAアーキテクチャの検討
- 通信処理用プロセッサのアーキテクチャの一考察
- MPEG2システム多重/分離LSI
- The Tenth Workshop on Synthesis And System Integration of Mixed Technologies (SASIMI 2001)
- PCA可変部向けの論理最適化手法 (特集論文2 プラスティックセルアーキテクチャ)
- 通信処理用プロセッサを用いた通信処理システムの性能評価