通信処理用プロセッサのアーキテクチャの一考察

概要

論文の詳細を見る
通信処理システムでは、通信データの高速な転送が要求される下位レイヤでは専用ハードウェア (HW)、煩雑なプロトコル処理が要求される上位レイヤではソフトウェア (SW) により、通信データの処理が行なわれている。通信の高速化、高機能化が図られるとともに、従来SW処理されていた部分に、処理速度のネックが生じている。我々は、既に、FPGAを用いてユーザーが所望の機能を柔軟に定義できる通信処理システムを開発している。しかし、複雑なプロトコル操作が支配的となる処理をFPGAを用いたシステムにて行なうには、・動作の実現に巨大な状態遷移機械を要し、論理のマッピングに複数のFPGAが必要である・詳細配線を行なうまで、FPGAの動作周波数とデータのスループットを決定できないという問題が生じる。そこで、通信処理用デバイスにプロセッサアーキテクチャを導入することにより、複雑なプロトコル操作をSWにて行なうとともに、内部動作クロックを固定することでスループットの保証を図ることにした。本発表では、新たに提案した通信処理用向きのプロセッサのアーキテクチャについて発表する。
社団法人電子情報通信学会の論文
1997-03-06