FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
高速処理が必要なDSPシステムでは,一般的に複数のDSPや専用ICを利用している.しかし,そのようなシステムは単一DSPと比較して,ハードウェア構成だけでなく大幅なプログラムの変更やハードウェア/ソフトウェアトレードオフなども行う必要がある.これに対して,我々はDSPとメモリとの間に再構成デバイスであるFPGAを挿入する構成(多機能メモリ)が有効であると考える.FPGAにより処理の一部をメモリアクセス時に行うことでDSP全体の処理能力向上が期待できる.本稿では,多機能メモリの概要とFPGA/DSPを搭載したRYUOHによる多機能メモリの設計事例ついて報告する.また,ハードウェア設計の経験がないDSPプログラマにも対応するためにシステムレベル設計言語を用いた設計についても言及する.多機能メモリを用いてJPEGエンコーダを実装した結果,従来ば適用が困難であったDMA転送が可能となりDSPの処理性能が約33%向上した.
- 社団法人電子情報通信学会の論文
- 2003-10-16
著者
-
田中 康一郎
九州産業大学情報科学部知能情報学科
-
田中 康一郎
九州工業大学
-
佐藤 寿倫
九州工業大学知能情報工学科
-
林 悠平
九州工業大学情報工学部知能情報工学科
-
橋本 耕太郎
九州工業大学情報工学部知能情報工学科
-
橋本 耕太郎
九州工業大学 情報工学部 知能情報工学科
-
橋本 耕太郎
九州工業大学
関連論文
- FPGAによるDSP向け多機能メモリの実現
- HDL記述によるディジタル回路の複数FPGAに対する分割手法
- タイミング制約違反を利用する設計手法とコ・シミュレーション環境による評価(回路・設計手法)
- タイミング違反を利用するマイクロアーキテクチャの演算器における遅延を考慮した評価(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- FPGA/DSPベースシステムによる組込みシステム設計教育(コンピュータシステム)
- FPGA/CPU混載システムのためのC言語による協調設計環境の実現 (デザインガイア 2004--VLSI設計の新しい大地を考える研究会)
- FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- C-4 HW/SW協調動作に対するブロックダイアグラム環境利用に関する一評価(FPGA,C.アーキテクチャ・ハードウェア)
- FPGA/DSPによる協調処理環境の構築
- SHOKE2000:PCI-Based FPGA Cardの開発とその評価
- FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
- RICE:動的部分再構成可能な協調処理システム
- 2007年度高大連携授業実施報告
- (3) 学部教育での集積回路チップ設計製作実習(第1セッション 教育システム(1))
- タスク並列処理を用いたソフトウエア分散共有メモリの提案(プロセッサシステムとプログラミング環境)
- VLIW型シグナルプロセッサの実時間処理性能の評価
- M-080 Symbian OS搭載携帯電話を利用したインターネットゲートウェイの改良(ユビキタス・モバイルコンピューティング,一般論文)
- M-057 マルチキャストメッセージの原子性保障手法の実機による評価(ユビキタス・モバイルコンピューティング,一般論文)
- M-056 分散ネットワーク環境におけるマルチキャストメッセージの原子性保証(ユビキタス・モバイルコンピューティング,一般論文)
- FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
- FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
- 2H-4 PCIカードを用いた共有メモリ制御モジュールの設計
- FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- FPGAによるDSP向け多機能メモリの実現
- FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の評価(システムLSIのための先進アーキテクチャ論文)
- 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 可変レイテンシパイプライン技術と演算結果再利用技術の併用による演算レイテンシ削減
- 値予測を用いた命令流分割によるエネルギー消費量削減
- 命令冗長性を利用したフォールトトレラントプロセッサ
- 命令冗長性を利用したフォールトトレラントプロセッサ
- 命令冗長性を利用したフォールトトレラントプロセッサ
- 低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の提案
- 複数FPGAによるラピッドシステムプロトタイピング環境 : システム集積化LSIコデザイン開発環境の構築に向けて
- 複数FPGAによるラピッドシステムプロトタイピング環境 : システム集積化LSIコデザイン開発環境の構築に向けて
- マルチFPGAによるラピッドシステムプロトタイピング環境
- 大規模スーパースカラプロセッサ向け命令発行機構
- 大規模スーパースカラプロセッサ向け命令発行機構
- 大規模スーパースカラプロセッサ向け命令発行機構
- タイミング違反を利用するマイクロアーキテクチャの演算器における遅延を考慮した評価(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- FPGA/DSPによる協調処理環境の構築
- FPGA/DSPによる協調処理環境の構築
- コンパイラ最適化レベルのデータ投機実行に与える影響
- クリティカルパス情報を利用するキャッシュメモリにおけるデータの重要度に関する調査(プロセッサアーキテクチャ及び関連技術, デザインガイア2005-VLSI設計の新しい大地を考える研究会--コンピュータシステムの設計・検証技術及び一般-)
- 命令の振る舞いを利用した消費電力削減に関する検討(ARC-10 : 低電力化)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- 建設的タイミング違反方式を適用したALUの改良とその評価(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- プログラムの実行時における命令の重要度決定に関する検討(ARC-1:プロセッサ)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- 0/1の局所性を利用したデータ値予測機構のハードウエア量削減
- COSMOSプロセッサにおける最適化の一実施例
- COSMOSプロセッサにおける最適化の一実施例
- COSMOSプロセッサにおける最適化の一実施例
- マイクロプロセッサ向け低消費電力アーキテクチャのHDL設計とその評価
- マイクロプロセッサ向けフォールトトレランス技術におけるペナルティ削減
- 遅延故障を考慮したフォールトトレランス技術に基づく低消費電力方式
- 遅延故障を考慮したフォールトトレランス技術に基づく低消費電力方式
- 頻繁な値の局所性を考慮したデータ値予測機構のハードウェア量削減
- COSMOSプロセッサにおける最適化の有効性
- 頻繁な値の局所性を考慮したデータ値予測機構のハードウエア量削減
- COSMOSプロセッサにおける最適化の有効性
- タグビット幅を考慮したデータ値予測機構のハードウエア量削減
- KIT COSMOSプロセッサ : 背景と着想
- KIT COSMOSプロセッサ : 背景と着想
- KIT COSMOSプロセッサ : 背景と着想
- 命令レベル並列プロセッサにおける可変レイテンシパイプラインの効果
- 5H-5 DSPとCPUによるジェスチャ認識プログラムの作成
- 教育用マイクロプロセッサKITEによる設計教育事例(第2報)
- 教育用マイクロプロセッサKITEによる設計教育の事例報告
- 教育用マイクロプロセッサKITEを利用した設計教育事例
- 5H-6 再構成型アナログデバイスを用いた画像認識処理の高速化
- C-12-63 再構成型アナログアレイ向きA/Dコンバータの設計
- プログラマブルデバイスを用いたアナログ/ディジタル混在回路
- FPGAを用いた論理エミュレータにおけるRTレベルのHDL分割手法
- 2H-5 FPGA/DIMMを実装したPCIカードの作製
- 教育用マイクロプロセッサKITEによる設計教育の事例報告
- KITE : 書変え可能なLSIを用いた教育用マイクロプロセッサ
- 命令カスケーディングにおける典型的パス遅延の効用(自律・並列分散システムにおける動的最適化, 自律協調システム及び一般)
- 低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討(プロセッサアーキテクチャ)
- 低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討
- 教育用マイクロプロセッサKITEとその開発支援環境
- I-1. 魚類による光の受容と集魚灯設計への応用