低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討

スポンサーリンク

概要

• 論文の詳細を見る
• 2004-01-15

著者

• 佐藤 寿倫

  九州工業大学知能情報工学科

• 神代 剛典

  九州工業大学

関連論文

• FPGAによるDSP向け多機能メモリの実現
• FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• FPGA/DSPベースシステムによる組込みシステム設計教育(コンピュータシステム)
• FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• C-4 HW/SW協調動作に対するブロックダイアグラム環境利用に関する一評価(FPGA,C.アーキテクチャ・ハードウェア)
• FPGA/DSPによる協調処理環境の構築
• FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
• タスク並列処理を用いたソフトウエア分散共有メモリの提案(プロセッサシステムとプログラミング環境)
• FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
• FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
• FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• FPGAによるDSP向け多機能メモリの実現
• FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の評価(システムLSIのための先進アーキテクチャ論文)
• 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 可変レイテンシパイプライン技術と演算結果再利用技術の併用による演算レイテンシ削減
• 値予測を用いた命令流分割によるエネルギー消費量削減
• 命令冗長性を利用したフォールトトレラントプロセッサ
• 命令冗長性を利用したフォールトトレラントプロセッサ
• 命令冗長性を利用したフォールトトレラントプロセッサ
• 低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の提案
• 大規模スーパースカラプロセッサ向け命令発行機構
• 大規模スーパースカラプロセッサ向け命令発行機構
• 大規模スーパースカラプロセッサ向け命令発行機構
• FPGA/DSPによる協調処理環境の構築
• FPGA/DSPによる協調処理環境の構築
• コンパイラ最適化レベルのデータ投機実行に与える影響
• クリティカルパス情報を利用するキャッシュメモリにおけるデータの重要度に関する調査(プロセッサアーキテクチャ及び関連技術, デザインガイア2005-VLSI設計の新しい大地を考える研究会--コンピュータシステムの設計・検証技術及び一般-)
• 命令の振る舞いを利用した消費電力削減に関する検討(ARC-10 : 低電力化)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
• 建設的タイミング違反方式を適用したALUの改良とその評価(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
• プログラムの実行時における命令の重要度決定に関する検討(ARC-1:プロセッサ)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
• 0/1の局所性を利用したデータ値予測機構のハードウエア量削減
• COSMOSプロセッサにおける最適化の一実施例
• COSMOSプロセッサにおける最適化の一実施例
• COSMOSプロセッサにおける最適化の一実施例
• マイクロプロセッサ向け低消費電力アーキテクチャのHDL設計とその評価
• マイクロプロセッサ向けフォールトトレランス技術におけるペナルティ削減
• 遅延故障を考慮したフォールトトレランス技術に基づく低消費電力方式
• 遅延故障を考慮したフォールトトレランス技術に基づく低消費電力方式
• 頻繁な値の局所性を考慮したデータ値予測機構のハードウェア量削減
• COSMOSプロセッサにおける最適化の有効性
• 頻繁な値の局所性を考慮したデータ値予測機構のハードウエア量削減
• COSMOSプロセッサにおける最適化の有効性
• タグビット幅を考慮したデータ値予測機構のハードウエア量削減
• KIT COSMOSプロセッサ : 背景と着想
• KIT COSMOSプロセッサ : 背景と着想
• KIT COSMOSプロセッサ : 背景と着想
• 命令レベル並列プロセッサにおける可変レイテンシパイプラインの効果
• 命令カスケーディングにおける典型的パス遅延の効用(自律・並列分散システムにおける動的最適化, 自律協調システム及び一般)
• 低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討(プロセッサアーキテクチャ)
• 低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討

もっと見る 閉じる

スポンサーリンク