低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の評価(<特集>システムLSIのための先進アーキテクチャ論文)

スポンサーリンク

概要

• 論文の詳細を見る

• スーパスカラプロセッサに関する近年の研究により,プログラム中のクリティカルパスを効率良く実行することにより,プロセッサの処理性能を向上できることが知られている.我々の研究では実行中の命令がクリティカルであるかどうかの情報を用いて,プロセッサの処理性能を低下させることなく消費電力を削減させることを目指す.本論文では,我々が提案する新たなクリティカルパス予測器を用いて低消費電力化の最適化評価を行った結果について報告する.

• 社団法人電子情報通信学会の論文
• 2003-08-01

著者

• 千代延 昭宏

  九州工業大学大学院 情報工学研究科

• 佐藤 寿倫

  九州工業大学知能情報工学科

• 有田 五次郎

  九州産業大学知能情報工学科

• 有田 五次郎

  九州産業大学情報科学部

• 有田 五次郎

  九州産業大学

• 千代延 昭宏

  九州工業大学情報工学部知能情報工学科

関連論文

• FPGAによるDSP向け多機能メモリの実現
• タイミング違反を利用するマイクロアーキテクチャの演算器における遅延を考慮した評価(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• FPGA/DSPベースシステムによる組込みシステム設計教育(コンピュータシステム)
• FPGA/CPU混載システムのためのC言語による協調設計環境の実現 (デザインガイア 2004--VLSI設計の新しい大地を考える研究会)
• FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• C-4 HW/SW協調動作に対するブロックダイアグラム環境利用に関する一評価(FPGA,C.アーキテクチャ・ハードウェア)
• FPGA/DSPによる協調処理環境の構築
• SHOKE2000:PCI-Based FPGA Cardの開発とその評価
• FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
• 情報駆動学の実現抽象化階層とドメイン・モデリングから見たミドルウェアに関する一考察
• 各種プラットフォームにおけるDSMクラスタの性能と拡張性に関する評価
• 各種プラットフォームにおけるDSMクラスタの性能と拡張性に関する評価
• 双方向型産学連携実践教育(実践教育,産学連携論文)
• 2005年度産学連携実践教育実施報告
• 1-220 高校生を対象とした大学授業体験における講義記録システムの活用 : 九州産業大学情報科学部授業体験on the Web((15)工学教育システムの個性化・活性化-I)
• タスク並列処理を用いたソフトウエア分散共有メモリの提案(プロセッサシステムとプログラミング環境)
• 温度を考慮するアーキテクチャの検討のための物理レジスタアクセス頻度の特徴調査(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• 温度を考慮するアーキテクチャの検討のための物理レジスタアクセス頻度の特徴調査(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• 情報駆動学の実現抽象化階層とドメイン・モデリングから見たミドルウェアに関する一考察
• FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
• FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
• 2H-4 PCIカードを用いた共有メモリ制御モジュールの設計
• FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• FPGAによるDSP向け多機能メモリの実現(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• FPGAによるDSP向け多機能メモリの実現
• データの重要度を利用したキャッシュメモリの省電力化(プロセッサアーキテクチャ)
• 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
• 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
• キャッシュ非共有型マルチコアプロセッサにおけるキャッシュの性能改善に関する研究(プロセッサ高性能化・並列処理技術,わくわくする先端的コンピュータシステム技術と一般)
• 位置情報を考慮した車椅子利用者向けモバイル端末用ナビゲーションシステムのフレームワーク(セッション2-B : 位置情報サービス)
• 位置情報を考慮した車椅子利用者向けモバイル端末用ナビゲーションシステムのフレームワーク(セッション2-B : 位置情報サービス)
• 省電力に配慮したスケーラブルな命令ウインドウの提案と評価(省電力アーキテクチャ)
• 省電力に配慮したスケーラブルな命令ウインドウの提案と評価
• TCPを用いた分散環境のための電子黒板システムとその性能評価
• TCPを利用した分散ネットワーク環境のための電子黒板システム
• キャッシュミス情報を利用する省電力命令スケジューリング(VLSIシステム)
• FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• FPGA/CPU混載システムのためのC言語による協調設計環境の実現(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の評価(システムLSIのための先進アーキテクチャ論文)
• 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 可変レイテンシパイプライン技術と演算結果再利用技術の併用による演算レイテンシ削減
• 値予測を用いた命令流分割によるエネルギー消費量削減
• 命令冗長性を利用したフォールトトレラントプロセッサ
• 命令冗長性を利用したフォールトトレラントプロセッサ
• 命令冗長性を利用したフォールトトレラントプロセッサ
• 低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の提案
• 2006年度高大連携授業実施報告
• 大規模スーパースカラプロセッサ向け命令発行機構
• 大規模スーパースカラプロセッサ向け命令発行機構
• 大規模スーパースカラプロセッサ向け命令発行機構
• 並列プログラミングライブラリPPElibにおける適応型メモリバッファリングの実装と評価(並列処理)
• クラス継承による並列プログラミングライブラリの設計と実装
• 同期操作を隠蔽した並列プログラミングライブラリの実装と評価
• 分散処理システムを利用した並列処理環境における通信処理の影響
• 書換え可能なLSIによる可変構造型相互結合網の実現法 (並列処理)
• MIMD型並列計算機HYPHEN C-16における性能評価用プログラミングシステム
• MIMD型並列計算機における2進木構造アクセス機構の性能評価
• 階層構造高多重並列計算機実験システムHYPHEN C-16について
• 並列処理マシンHYPHENB-16の実行管理機構
• UNIXネットワークにおける並列実行環境の構築
• タイミング違反を利用するマイクロアーキテクチャの演算器における遅延を考慮した評価(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• FPGA/DSPによる協調処理環境の構築
• FPGA/DSPによる協調処理環境の構築
• コンパイラ最適化レベルのデータ投機実行に与える影響
• クリティカルパス情報を利用するキャッシュメモリにおけるデータの重要度に関する調査(プロセッサアーキテクチャ及び関連技術, デザインガイア2005-VLSI設計の新しい大地を考える研究会--コンピュータシステムの設計・検証技術及び一般-)
• 命令の振る舞いを利用した消費電力削減に関する検討(ARC-10 : 低電力化)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
• 建設的タイミング違反方式を適用したALUの改良とその評価(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
• プログラムの実行時における命令の重要度決定に関する検討(ARC-1:プロセッサ)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
• 0/1の局所性を利用したデータ値予測機構のハードウエア量削減
• COSMOSプロセッサにおける最適化の一実施例
• COSMOSプロセッサにおける最適化の一実施例
• COSMOSプロセッサにおける最適化の一実施例
• マイクロプロセッサ向け低消費電力アーキテクチャのHDL設計とその評価
• マイクロプロセッサ向けフォールトトレランス技術におけるペナルティ削減
• 遅延故障を考慮したフォールトトレランス技術に基づく低消費電力方式
• 遅延故障を考慮したフォールトトレランス技術に基づく低消費電力方式
• 頻繁な値の局所性を考慮したデータ値予測機構のハードウェア量削減
• COSMOSプロセッサにおける最適化の有効性
• 頻繁な値の局所性を考慮したデータ値予測機構のハードウエア量削減
• COSMOSプロセッサにおける最適化の有効性
• タグビット幅を考慮したデータ値予測機構のハードウエア量削減
• KIT COSMOSプロセッサ : 背景と着想
• KIT COSMOSプロセッサ : 背景と着想
• KIT COSMOSプロセッサ : 背景と着想
• 命令レベル並列プロセッサにおける可変レイテンシパイプラインの効果
• 5H-5 DSPとCPUによるジェスチャ認識プログラムの作成
• タイミング違反を許容する省電力加算器における違反検出回路の高速化(省電力方式)
• 情報駆動学の実現抽象化階層とドメイン・モデリングから見たミドルウェアに関する一考察
• タイミング違反を利用した省電力プロセッサにおける履歴を用いた性能低下抑制手法(省電力,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• タイミング違反を利用した省電力プロセッサにおける履歴を用いた性能低下抑制手法(省電力, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• 新しいクリティカルパス判定基準を用いたクリティカルパス予測器の評価(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
• 命令カスケーディングにおける典型的パス遅延の効用(自律・並列分散システムにおける動的最適化, 自律協調システム及び一般)
• SACSIS2003(会議レポート)
• 低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討(プロセッサアーキテクチャ)
• 低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討
• NANO-2 : High-level Parallel Programming Language for Multiprocessor System HYPHEN(Software Science and Engineering)

もっと見る 閉じる

スポンサーリンク