可変パイプライン構造による低消費電力技術を用いた浮動小数点演算器の実装および評価(ARC-3: 低電力アーキテクチャ1, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)

概要

論文の詳細を見る
近年, プロセッサには高性能と低消費エネルギーの両立が求められている.しかし, 現在広く用いられているDVSのような電源電圧に依存した低消費エネルギー手法は, 将来的には電源電圧の低下による電源電圧変化幅の減少によってエネルギー削減効率が低下する.そこで我々は電源電圧に依存しないアーキテクチャレベルの低消費エネルギー手法としてVSPを提案している.VSPは動的にパイプライン段数を変更して実行時間を削減すると同時に, LDS-cellと呼ぶ素子を用いてステージ統合時に増加する組合せ回路内のグリッチを緩和している.しかしこれまでの評価では整数演算CPUのみを対象としており, FPUを搭載したより現実的なプロセッサでの評価は行われていなかった.そこで, 本論文ではVSP技術を用いたFPUを設計し, 評価を行った.その結果, 整数演算CPUでは, VSPはDVSと比較して高性能かつ低消費エネルギーであったが, FPUでは, VSPはDVSとほぼ同じ消費エネルギーで約1.6倍の性能であった.
一般社団法人情報処理学会の論文
2005-08-03