同期通信可能な周期EFSM群のハードウェア構成法

概要

論文の詳細を見る
本論文では, 複数モジュールの並行動作と協調, 時間制約を扱う並行周期EFSM群を提案し, そのモデルを用いて記述された実時間システムの形式仕様からハードウェア回路を自動導出する手法を提案する.提案モデルでは, 複数の並行に動作するEFSM間で, イベントの同期実行によるデータ交換(マルチランデブと呼ぶ)が可能で, 各イベントの実行条件として先行イベント系列の実行時刻や定数を含む線形不等式で表される時間制約が指定可能である.ただし, すべてのEFSMはある一定時間周期で初期状態に戻ると仮定している.提案する導出法では, 仕様に書かれたすべてのイベント系列を実装し, 先行イベントの実行時刻に従って, 今後スケジュール可能(実行可能)な分岐のみを選択実行する回路を生成する.また, 各I/Oイベントがあらかじめ求められた実行時間範囲内に実行された場合, 後続のいずれかの分岐んが時間制約を満たしながら実行可能であることを保証している.提案手法に基づき, 与えられた仕様からVHDL記述を自動生成するツールを作成し, 複数個の動画の同時再生用チップの仕様を与えた結果, 生成される回路が面積・速度ともに実用上問題ないことを確認した.
一般社団法人情報処理学会の論文
2001-03-15

同期通信可能な周期EFSM群のハードウェア構成法

スポンサーリンク

概要

著者

関連論文

スポンサーリンク