柳澤 政生 | 早大
スポンサーリンク
概要
関連著者
-
柳澤 政生
早大
-
柳澤 政生
早稲田大学
-
戸川 望
早稲田大学
-
柳澤 政生
早稲田大学理工学研究科
-
柳澤 政生
早稲田大
-
坂田 雅雄
早稲田大学院基幹理工学研究科情報理工学専攻
-
戸川 望
早稲田大学院基幹理工学研究科情報理工学専攻
-
柳澤 政生
早稲田大学基幹理工学研究科情報理工学専攻
-
柳澤 政生
早大・理工
-
柳澤 政生
現在,早稲田大学大学院基幹理工学研究科電子光システム学専攻
-
戸川 望
早稲田大学理工学部電子通信学科
-
多和田 雅師
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
多和田 雅師
早稲田大学大学院
-
史 又華
早稲田大学基幹理工学部電子・光システム学科
-
阿部 晋矢
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
吉原 弘峰
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
吉原 弘峰
早稲田大学基幹理工学部情報理工学科
-
小寺 博和
早稲田大学大学院基幹理工学研究科
-
小寺 博和
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
史 又華
早稲田大学
-
岩田 愛実
早稲田大学基幹理工学部情報理工学科
-
田中 翔
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
田中 翔
関西テレビ放送(株)放送技術局
-
浦 環
東京大学生産技術研究所
-
浦 環
東大生研
-
浦 環
東大
-
田中 翔
奈良先端科学技術大学院大学情報科学研究科
-
浦 環
東京大学
-
浦 環
運輸省船舶技術研究所lca研究グループ
-
坂巻 隆
東大生研
-
宇佐美 公良
株式会社 東芝 セミコンダクター社
-
坂巻 隆
東京大学生産技術研究所
-
宇佐美 公良
芝浦工業大学情報工学科
-
田中 翔
奈良先端科学技術大学院大学
-
巻 俊宏
東京大学生産技術研究所
-
巻 俊宏
東大生研
-
浦 環
東京大学大学院 東京大学生産技術研究所
-
水島 隼人
早大
-
川村 一志
早稲田大学大学院基幹理工学研究科
-
跡部 悠太
早稲田大学
-
宇佐美 公良
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
史 又華
現在,早稲田大学高等研究所
-
阿部 晋矢
現在,早稲田大学大学院基幹理工学研究科情報理工学専攻
-
戸川 望
現在,早稲田大学大学院基幹理工学研究科情報理工学専攻
-
小島 淳一
KDDI研究所
-
大附 辰夫
早稲田大学院基幹理工学研究科情報理工学専攻
-
大附 辰夫
早稲田大学
-
宇佐美 公良
芝浦工業大学工学部
-
大附 辰夫
北九州市立大学国際環境工学部情報メディア工学科早稲田大学理工学総合研究センター
-
近藤 逸人
東京海洋大
-
近藤 逸人
東京海洋大 海洋工
-
杉松 治美
東京大学生産技術研究所
-
小島 淳一
Kddi研
-
出口 健介
早稲田大学大学院
-
栗岡 大生
早稲田大学大学院
-
戸川 望
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
廣津 良
早稲田大学理工学術院
-
Bahl Rajendar
インド工科大学デリー校
-
Rajendar Bahl
インド工科大学デリー校
-
戸川 望
早稲田大学大学院基幹理工学研究科
-
柳澤 政生
早稲田大学大学院基幹理工学研究科電子光システム学専攻
-
藤代 美佳
早稲田大学大学院基幹理工学研究科
-
塩 雅史
早稲田大学大学院基幹理工学研究科
-
赤坂 宏行
早稲田大学大学院基幹理工学研究科
-
谷口 寛彰
早稲田大学基幹理工学研究科
-
折原 照崇
早稲田大学
-
宇佐美 公良
早稲田大学大学院基幹理工学研究科|芝浦工業大学工学部情報工学科
著作論文
- HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法
- スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法
- 2A1-A11 海底環境の精密マッピングに向けた自律型水中ロボットのナビゲーション手法 : 鹿児島湾たぎり噴気帯の広域画像マッピング(水中ロボット・メカトロニクス)
- セレクタ論理帰着型重み付き加算器を用いた超解像処理(論理設計,システム設計及び一般)
- 1P1-A12 AUVによる桟橋式水中構造物の全自動点検手法 : 画像と音響による相対測位
- A-3-3 セレクタ論理帰着型重み付き加算器を用いた超解像処理と比較実験(A-3.VLSI設計技術,一般セッション)
- A-3-13 共有バス方式とバスマトリクス方式を用いたネットワークプロセッサのバス競合の性能比較評価(A-3.VLSI設計技術,一般セッション)
- A-3-11 2コアプロセッサアーキテクチャを対象とする正確なキャッシュ構成シミュレーションの高速化に対する一考察(A-3.VLSI設計技術,一般セッション)
- A-3-1 動きベクトルを考慮した遅延オーバーヘッドのないハードウェア向き適応的並列補間手法(A-3.VLSI設計技術,一般セッション)
- 2基のハイドロフォンアレイを用いたマッコウクジラの集団潜水行動への考察
- RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法
- RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法
- セレクタ論理を利用した高速補間演算器設計
- 2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法
- セレクタ論理を利用した高速補間演算器設計
- 2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法
- HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般)
- HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般)
- HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般)
- スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法(プロセッサ,DSP,画像処理技術及び一般)
- スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法(プロセッサ,DSP,画像処理技術及び一般)
- スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法(プロセッサ,DSP,画像処理技術及び一般)
- 複数のキャッシュ構成を同時に表現するデータ構造とこれを用いた高速で正確な2コアキャッシュシミュレーション
- 超解像技術におけるセレクタ論理帰着型重み付き加算による再構築処理ハードウェア設計 (システム設計)
- スキャンシグネチャを用いたTriple DESに対するスキャンベース攻撃手法(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- スキャンシグネチャを用いたTriple DESに対するスキャンベース攻撃手法(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (システム数理と応用)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (信号処理)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (VLSI設計技術)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (回路とシステム)
- 高集積かつ高周波な回路に対応した複数電源電圧指向の高位合成手法
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (画像工学)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (集積回路)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (信号処理)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (VLSI設計技術)
- HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法 (VLSI設計技術)
- HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法 (ディペンダブルコンピューティング)
- フロアプランを考慮したマルチクロックドメイン指向の低電力化高位合成手法
- フロアプランを考慮したマルチクロックドメイン指向の低電力化高位合成手法
- 2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価
- 2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価
- RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- 2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- 2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- セレクタ論理を利用した高速補間演算器設計(設計事例,組込み技術とネットワークに関するワークショップETNET2012)
- セレクタ論理を利用した高速補間演算器設計(設計事例,組込み技術とネットワークに関するワークショップETNET2012)
- スキャンシグネチャを用いたストリーム暗号Triviumへのスキャンベース攻撃手法
- セレクタ論理を利用した線形補間演算器設計と評価
- RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法
- Camellia暗号回路に対するスキャンベース攻撃手法(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャ(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-)
- 島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-)
- SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)
- HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)
- SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)
- フロアプランを考慮したマルチクロックドメイン指向の低電力化高位合成手法(動作合成,組込み技術とネットワークに関するワークショップETNET2013)
- 2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価(システムレベル設計技術,組込み技術とネットワークに関するワークショップETNET2013)
- A-3-6 故障差分解析に耐性を持つデータ修復可能なAES暗号回路(A-3.VLSI設計技術,一般セッション)
- フロアプランを考慮したマルチクロックドメイン指向の低電力化高位合成手法(動作合成,組込み技術とネットワークに関するワークショップETNET2013)
- A-17-10 滑らかな接続表現のための道路ネットワーク整形手法(A-17.ITS,一般セッション)
- 2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価(システムレベル設計技術,組込み技術とネットワークに関するワークショップETNET2013)
- A-3-5 トロイパスによるハードウェアトロイ検出の一手法(A-3.VLSI設計技術,一般セッション)