史 又華 | 早稲田大学基幹理工学部電子・光システム学科
スポンサーリンク
概要
関連著者
-
史 又華
早稲田大学基幹理工学部電子・光システム学科
-
戸川 望
早稲田大学
-
史 又華
早稲田大学
-
大附 辰夫
早稲田大学
-
大附 辰夫
早稲田大学基幹理工学研究科情報理工学専攻
-
史 又華
早稲田大学大学院基幹理工学研究科
-
柳澤 政生
早稲田大学
-
柳澤 政生
早稲田大学基幹理工学研究科情報理工学専攻
-
小原 俊逸
早稲田大学理工学部コンピュータ・ネットワーク工学科
-
小原 俊逸
早稲田大学理工学研究科情報・ネットワーク専攻
-
坂田 雅雄
早稲田大学院基幹理工学研究科情報理工学専攻
-
柳澤 政生
早稲田大学理工学研究科
-
柳澤 政生
早稲田大
-
柳澤 政生
早大・理工
-
柳澤 政生
早大
-
奈良 竜太
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
奈良 竜太
早稲田大学基幹理工学部情報理工学科
-
奈良 竜太
早稲田大学理工学部コンピュータ・ネットワーク工学科
-
日浦 敏宏
早稲田大学理工学研究科情報・ネットワーク専攻
-
谷村 和幸
早稲田大学大学院基幹理工学研究科
-
柳沢 政生
早稲田大学大学院基幹理工学研究科
-
大附 辰夫
北九州市立大学国際環境工学部情報メディア工学科早稲田大学理工学総合研究センター
-
跡部 浩士
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
戸川 望
早稲田大学院基幹理工学研究科情報理工学専攻
-
柳澤 政生
現在,早稲田大学大学院基幹理工学研究科電子光システム学専攻
-
大附 辰夫
早稲田大学院基幹理工学研究科情報理工学専攻
-
嶋田 吉倫
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
五十嵐 博昭
早稲田大学
-
跡部 悠太
早稲田大学
著作論文
- 命令メモリビット幅削減に基づく低エネルギーASIP合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- GF(2^n)及びGF(P)におけるスケーラブル双基数ユニファイド型モンゴメリ乗算器(信号処理,LSI,及び一般)
- 命令メモリビット幅削減に基づく低エネルギーASIP合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- スクラッチパッドメモリとコード配置最適化による低消費エネルギーASIP合成手法 (VLSI設計技術)
- GF(2^n)及びGF(P)におけるスケーラブル双基数ユニファイド型モンゴメリ乗算器(信号処理,LSI,及び一般)
- GF(2^n)及びGF(P)におけるスケーラブル双基数ユニファイド型モンゴメリ乗算器(信号処理,LSI,及び一般)
- 暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ(暗号処理設計,デザインガイア2008-VLSI設計の新しい大地)
- 暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ(暗号処理設計,デザインガイア2008-VLSI設計の新しい大地)
- 暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ(暗号処理設計,デザインガイア2008-VLSI設計の新しい大地-)
- アプリケーションプロセッサのフォワーディングユニット最適化手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- アプリケーションプロセッサのフォワーディングユニット最適化手法(システム設計手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- アプリケーションプロセッサのフォワーディングユニット最適化手法(システム設計手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- XMLをベースとしたCDFGマニピュレーションフレームワーク : CoDaMa(FPGAとその応用及び一般)
- XMLをベースとしたCDFGマニピュレーションフレームワーク : CoDaMa(FPGAとその応用及び一般)
- XMLをベースとしたCDFGマニピュレーションフレームワーク : CoDaMa(FPGAとその応用及び一般)
- XMLをベースとしたCDFGマニピュレーションフレームワーク : CoDaMa(FPGAとその応用及び一般)
- スクラッチパッドメモリとコード配置最適化による低消費エネルギーASIP合成手法(低電力設計,システムオンシリコンを支える設計技術)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (システム数理と応用)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (信号処理)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (VLSI設計技術)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (回路とシステム)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (画像工学)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (集積回路)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (信号処理)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (VLSI設計技術)
- A-3-4 クロックの立下りを利用した耐故障攻撃AES暗号回路(A-3.VLSI設計技術,一般セッション)
- A-3-5 Feedback付きState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャ(A-3.VLSI設計技術,一般セッション)