HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法

概要

論文の詳細を見る
携帯機器の駆動時間や発熱が問題となる現代,低電力化を意識した LSI 設計が必要である.半導体の微細化技術の向上のため,ゲート遅延に対する配線遅延の割合が増加し,配線遅延を考慮した設計も必要である.システム LSI の設計手法として高位合成があるが,低電力化と配線遅延の双方を意識した高位合成として HDR アーキテクチャを対象とした複数電源電圧指向の高位合成がある.しかし,これはスケジューリング/FU バインディングの際,直接的に消費エネルギーを最小化するのではなく,実行時間の最小化を目的とすることで 2 次的に消費エネルギーを削減している.本稿では,HDR アーキテクチャを対象とした,複数電源電圧を考慮した消費エネルギーの最小化を目的とするスケジューリング/FU バインディングを提案する.計算機実験により提案手法は,従来のレジスタ分散型アーキテクチャと比較して最大 45.1% 程度消費エネルギーを削減でき,従来の HDR アーキテクチャを対象とした手法と比較して最大 15.9% 程度消費エネルギーを削減できることを確認した.
2011-10-17