フロアプランを考慮したマルチクロックドメイン指向の低電力化高位合成手法(動作合成,組込み技術とネットワークに関するワークショップETNET2013)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では,マルチクロックドメイン適用へ向け,HDRアーキテクチャを拡張したHDR-mcdを提案する.続いてHDR-mcdを対象にマルチクロックドメイン指向の低電力化高位合成を提案する.提案手法はフロアプラン情報をフィードバックし,反復改良する合成フローを取る.その際,1クロック内の通信が保障されるパドルと呼ぶ区画を利用し,配線遅延の影響を予測,異なるクロック間の同期を考慮した高位合成を実現する.クロックはパドル毎に割り当て,資源制約と時間制約を満たす範囲で低い周波数のクロックを割り当てることで低電力化する.計算機実験により提案手法は従来の単一クロックのみを考慮したレジスタ分散型アーキテクチャと比較し25%程度消費エネルギーを削減できることを確認した.
- 2013-03-06
著者
-
柳澤 政生
早大・理工
-
柳澤 政生
早大
-
史 又華
現在,早稲田大学高等研究所
-
柳澤 政生
現在,早稲田大学大学院基幹理工学研究科電子光システム学専攻
-
阿部 晋矢
現在,早稲田大学大学院基幹理工学研究科情報理工学専攻
-
戸川 望
現在,早稲田大学大学院基幹理工学研究科情報理工学専攻
関連論文
- 微弱磁場環境におけるアベナ幼植物芽生えの成長
- 微弱磁場環境下における植物の屈性反応
- 微小重力及び微弱磁場下における植物の光応答反応-光屈性のための成長運動
- HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法
- スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法
- 2A1-A11 海底環境の精密マッピングに向けた自律型水中ロボットのナビゲーション手法 : 鹿児島湾たぎり噴気帯の広域画像マッピング(水中ロボット・メカトロニクス)
- セレクタ論理帰着型重み付き加算器を用いた超解像処理(論理設計,システム設計及び一般)
- 1P1-A12 AUVによる桟橋式水中構造物の全自動点検手法 : 画像と音響による相対測位
- A-3-3 セレクタ論理帰着型重み付き加算器を用いた超解像処理と比較実験(A-3.VLSI設計技術,一般セッション)
- A-3-13 共有バス方式とバスマトリクス方式を用いたネットワークプロセッサのバス競合の性能比較評価(A-3.VLSI設計技術,一般セッション)
- A-3-11 2コアプロセッサアーキテクチャを対象とする正確なキャッシュ構成シミュレーションの高速化に対する一考察(A-3.VLSI設計技術,一般セッション)
- A-3-1 動きベクトルを考慮した遅延オーバーヘッドのないハードウェア向き適応的並列補間手法(A-3.VLSI設計技術,一般セッション)
- 2基のハイドロフォンアレイを用いたマッコウクジラの集団潜水行動への考察
- RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法
- RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法
- セレクタ論理を利用した高速補間演算器設計
- 2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法
- セレクタ論理を利用した高速補間演算器設計
- 2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法
- HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般)
- HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般)
- HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般)
- スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法(プロセッサ,DSP,画像処理技術及び一般)
- スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法(プロセッサ,DSP,画像処理技術及び一般)
- スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法(プロセッサ,DSP,画像処理技術及び一般)
- 複数のキャッシュ構成を同時に表現するデータ構造とこれを用いた高速で正確な2コアキャッシュシミュレーション
- 超解像技術におけるセレクタ論理帰着型重み付き加算による再構築処理ハードウェア設計 (システム設計)
- スキャンシグネチャを用いたTriple DESに対するスキャンベース攻撃手法(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- スキャンシグネチャを用いたTriple DESに対するスキャンベース攻撃手法(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (システム数理と応用)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (信号処理)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (VLSI設計技術)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (回路とシステム)
- 高集積かつ高周波な回路に対応した複数電源電圧指向の高位合成手法
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (画像工学)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (集積回路)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (信号処理)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (VLSI設計技術)
- HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法 (VLSI設計技術)
- HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法 (ディペンダブルコンピューティング)
- フロアプランを考慮したマルチクロックドメイン指向の低電力化高位合成手法
- フロアプランを考慮したマルチクロックドメイン指向の低電力化高位合成手法
- 2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価
- 2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価
- RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- 2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- 2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- セレクタ論理を利用した高速補間演算器設計(設計事例,組込み技術とネットワークに関するワークショップETNET2012)
- セレクタ論理を利用した高速補間演算器設計(設計事例,組込み技術とネットワークに関するワークショップETNET2012)
- HDRアーキテクチャを対象とした高速かつ効率的な複数電源電圧指向の高位合成手法(システム設計,システム設計及び一般)
- スキャンシグネチャを用いたストリーム暗号Triviumへのスキャンベース攻撃手法
- セレクタ論理を利用した線形補間演算器設計と評価
- RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法
- A-3-1 キャッシュ構成の高速シミュレーションを利用したIL1およびUL2キャッシュに不揮発メモリ(A-3.VLSI設計技術,一般セッション)
- A-3-4 クロックの立下りを利用した耐故障攻撃AES暗号回路(A-3.VLSI設計技術,一般セッション)
- A-17-7 略地図を用いた迷いにくい歩行者向けナビゲーション(A-17.ITS,一般セッション)
- A-3-5 Feedback付きState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャ(A-3.VLSI設計技術,一般セッション)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装(システムと信号処理及び一般)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装(システムと信号処理及び一般)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- Camellia暗号回路に対するスキャンベース攻撃手法(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-)
- Camellia暗号回路に対するスキャンベース攻撃手法(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャ(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-)
- 島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装(システムと信号処理及び一般)
- State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装(システムと信号処理及び一般)
- 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャ(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-)
- SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)
- HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)
- SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)
- HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)
- 島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-)
- フロアプランを考慮したマルチクロックドメイン指向の低電力化高位合成手法(動作合成,組込み技術とネットワークに関するワークショップETNET2013)
- 2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価(システムレベル設計技術,組込み技術とネットワークに関するワークショップETNET2013)
- A-3-6 故障差分解析に耐性を持つデータ修復可能なAES暗号回路(A-3.VLSI設計技術,一般セッション)
- フロアプランを考慮したマルチクロックドメイン指向の低電力化高位合成手法(動作合成,組込み技術とネットワークに関するワークショップETNET2013)
- A-17-10 滑らかな接続表現のための道路ネットワーク整形手法(A-17.ITS,一般セッション)
- 2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価(システムレベル設計技術,組込み技術とネットワークに関するワークショップETNET2013)
- IL1およびIL2キャッシュに不揮発メモリを利用した二階層キャッシュにおける消費エネルギーの評価(システムと信号処理及び一般)
- IL1およびIL2キャッシュに不揮発メモリを利用した二階層キャッシュにおける消費エネルギーの評価(システムと信号処理及び一般)
- IL1およびIL2キャッシュに不揮発メモリを利用した二階層キャッシュにおける消費エネルギーの評価(システムと信号処理及び一般)
- 最大ハミング距離を制限した符号とこれを用いた不揮発メモリの書き込み削減手法(システムと信号処理及び一般)
- 最大ハミング距離を制限した符号とこれを用いた不揮発メモリの書き込み削減手法(システムと信号処理及び一般)
- 最大ハミング距離を制限した符号とこれを用いた不揮発メモリの書き込み削減手法(システムと信号処理及び一般)
- IL1およびIL2キャッシュに不揮発メモリを利用した二階層キャッシュにおける消費エネルギーの評価(システムと信号処理及び一般)
- A-3-5 トロイパスによるハードウェアトロイ検出の一手法(A-3.VLSI設計技術,一般セッション)
- 最大ハミング距離を制限した符号とこれを用いた不揮発メモリの書き込み削減手法(システムと信号処理及び一般)
- RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法(システム設計技術,システム設計及び一般)
- スキャンシグネチャを用いたストリーム暗号Triviumへのスキャンベース攻撃手法(システム設計技術,システム設計及び一般)
- セレクタ論理を利用した線形補間演算器設計と評価(設計手法,システム設計及び一般)