2Gb/s 1.8pJ/b/chip 128NANDフラッシュメモリチップ積層用誘導結合インタフェース (集積回路)

スポンサーリンク

概要

• 論文の詳細を見る
• 2010-04-22

著者

• 黒田 忠広

  慶應義塾大学

• 三浦 典之

  慶應義塾大学

• 齊藤 美都子

  慶應義塾大学

関連論文

• 4.高性能・超低電力短距離ワイヤレス可動情報システムの創出(未来を切り拓く最先端VLSIテクノロジー)
• 2Gb/s 1.8pJ/b/chip 128NANDフラッシュメモリチップ積層用誘導結合インタフェース (集積回路)
• A 1.2Gb/s/pin Wireless Superconnect Based on Inductive Inter-Chip Signaling (VLSI一般(ISSCC2004特集))
• 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器
• 13.ワイヤレス給電(エレクトロニクスの多様化を支える新デバイス技術-2020年を見据えて-)
• 誘導結合による3次元積層チップおよび転送技術の提案
• ワイヤレス3-D NoCのための通信プロトコルの検討
• 誘導結合を用いたフィールドスタッカブルCMPのための3-D NoCアーキテクチャの検討
• 誘導結合を用いたフィールドスタッカブルCMPのための3-D NoCアーキテクチャの検討
• 非接触メモリカードのための2.5Gb/s/ch 4PAM誘導結合送受信機(非接触メモリインターフェース,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• 2Gb/s 1.8pJ/b/chip 128NAND フラッシュメモリチップ積層用誘導結合インタフェース(非接触メモリインターフェース,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• 65nm CMOS GPU-0.1μm DRAM間8Tb/s 1pJ/b 0.8mm^2/Tb/s QDR誘導結合インタフェース(非接触メモリインターフェース,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• 3次元集積化のための積層チップ間非接触インターフェース(非接触メモリインターフェース,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• Resister-Transconductorハイブリッド回路を用いた20Gb/s同時双方向送受信回路(VLSI一般(ISSCC2006特集))
• 低消費電力3次元システム集積に向けた65fJ/b誘導結合トランシーバ(学生・若手研究会)
• 磁界結合パルス伝送方式によるLSIロジックモニター用のフレキシブル高速無線インターフェース(アナログ・デジアナ・センサ,通信用LSI)
• 0.14pJ/b誘導結合トランシーバ(新メモリ技術とシステムLSI)
• 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• CT-1-5 チップ間非接触インターフェースの最新技術動向(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
• 4.超低電力短距離ワイヤレス可動情報システム : 動くスーパコンピュータを目指して(ITとエネルギー)
• チップ間無線通信を用いた3次元動的リコンフィギャラブルデバイスの実装(高速データ通信と実装)
• チップ間無線通信を用いた3次元動的リコンフィギャラブルデバイスの実装(高速データ通信と実装,FPGA応用及び一般)
• チップ間無線通信を用いた3次元動的リコンフィギャラブルデバイスの実装(高速データ通信と実装,FPGA応用及び一般)
• チップ間無線通信を用いた3次元動的リコンフィギャラブルデバイスの実装(高速データ通信と実装,FPGA応用及び一般)
• 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
• 誘導結合を用いたフィールドスタッカブルCMPのための 3-D NoC アーキテクチャの検討
• 誘導結合を用いたフィールドスタッカブルCMPのための 3-D NoC アーキテクチャの検討
• 誘導結合型チップ間無線通信における低消費電力デイジーチェーン送信器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 誘導結合型チップ間無線通信における低消費電力デイジーチェーン送信器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 1Tb/s 3Wチップ間誘導結合クロックデータトランシーバ(VLSI一般(ISSCC2006特集))
• 195Gb/s 1.2W電力制御機能付き3次元積層型誘導結合無線超配線(VLSI一般(ISSCC2005特集))
• 誘導結合チップ間無線超配線用インダクタおよび送受信回路の解析と設計(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 誘導結合チップ間無線超配線用インダクタおよび送受信回路の解析と設計(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 1.27Gb/s/pin, 3mW/pin Wireless Superconnect (WSC) Interface Scheme(VSLI一般(ISSCC'03関連特集))
• 近接チップ間通信(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
• 近接チップ間通信(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
• 近接チップ間通信
• 4-1 システムLSIの低電力技術 : 情報社会を支えるシステムLSIが取り組む低電力化技術を解説(4.エネルギーを効率良く使う,環境を守る)
• 0.79mm^229mWリアルタイム顔位置検出IPコア(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 0.79mm^2 29mWリアルタイム顔位置検出IPコア(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 2.LSI回路設計技術(サブ100nm時代のシステムLSIとビジネスモデル)
• 1Mb/sデータ通信と±2.5cm相対的測距用のCMOSインパルスラジオUltra-Wideband送受信器(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
• 1Mb/sデータ通信と±2.5cm相対的測距用のCMOSインパルスラジオUltra-Wideband送受信器(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
• 3次元実装のための低電力・広帯域誘導結合通信(設計・CAEによる実装イノベーション)
• TK-7-12 アクセス空間支援基盤技術の高度国際連携(TK-7.情報・電気・電子グローバルCOEの活動と今後の計画,大会委員会企画)
• TK-7-12 アクセス空間支援基盤技術の高度国際連携(TK-7.情報・電気・電子グローバルCOEの活動と今後の計画,大会委員会企画)
• TK-7-12 アクセス空間支援基盤技術の高度国際連携(TK-7.情報・電気・電子グローバルCOEの活動と今後の計画,大会委員会企画)
• TK-7-12 アクセス空間支援基盤技術の高度国際連携(TK-7.情報・電気・電子グローバルCOEの活動と今後の計画,大会委員会企画)
• TK-7-12 アクセス空間支援基盤技術の高度国際連携(TK-7.情報・電気・電子グローバルCOEの活動と今後の計画,大会委員会企画)
• TK-7-12 アクセス空間支援基盤技術の高度国際連携(TK-7.情報・電気・電子グローバルCOEの活動と今後の計画,大会委員会企画)
• TK-7-12 アクセス空間支援基盤技術の高度国際連携(TK-7.情報・電気・電子グローバルCOEの活動と今後の計画,大会委員会企画)
• IR-UWBのマルチパス通信路における高速同期捕捉方法の提案(UWB,スペクトル拡散及び一般)
• IR-UWBにおける新しい同期捕捉方法の提案(移動通信ワークショップ)
• IR-UWBにおける新しい同期捕捉方法の提案(移動通信ワークショップ)
• IR-UWBにおける新しい同期捕捉方法の提案(移動通信ワークショップ)
• IR-UWBにおける新しい同期捕捉方法の提案(移動通信ワークショップ)
• IR-UWBにおける新しい同期捕捉方法の提案(移動通信ワークショップ)
• ユビキタス社会に向けた低電力CMOS設計
• 結合伝送線路を用いた12Gb/s非接触インタフェース(3次元メモリ・インタフェース,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 1. 総論 : システムLSIの可能性と課題
• 慶應黒田研究室ISSCC論文ができるまで(招待講演,学生・若手研究会)
• C-12-30 誘導結合を用いた近接無線通信技術(近距離無線通信回路,C-12.集積回路,一般セッション)
• 5.磁界結合による無線インタコネクション技術(インタコネクション技術)
• 0.5V動作の高速近接無線通信用送受信機の設計(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• チップ間ワイヤレス接続を利用した三次元積層アーキテクチャの研究(半導体回路,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
• 近接場ワイヤレス通信か拓く三次元実装
• メモリインターフェース用非接触高速データ伝送技術(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 多位相発振器による適応パルス幅制御を用いた低電圧・高速磁界結合通信機(アナログ・無線技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SAR ADC(アナログ・無線技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 多位相発振器による適応パルス幅制御を用いた低電圧・高速磁界結合通信機(アナログ・無線技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SAR ADC(アナログ・無線技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• AT-1-4 近傍電磁界結合を用いた非接触高速インターフェース技術(AT-1.近距離・近接無線技術向け回路とシステム,ソサイエティ企画)
• TDC一体型DLLを用いた高速ロック・低消費電力完全デジタルCDR回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 近接場ワイヤレス通信が拓く集積システムとユビキタスセンサ(招待講演,無線分散ネットワーク,M2M (Machine-to-Machine), D2D (Device-to-Device),一般)
• 近接場ワイヤレス通信が拓く集積システムとユビキタスセンサ(招待講演,無線分散ネットワーク,M2M (Machine-to-Machine), D2D (Device-to-Device),一般)
• 近接場ワイヤレス通信が拓く集積システムとユビキタスセンサ(招待講演,無線分散ネットワーク,M2M(Machine-to-Machine),D2D(Device-to-Device),一般)
• 最適オンオフ制御を用いた磁界結合パルス通信用間欠動作LNA(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 6.6 非接触インタコネクトのアプリケーション(第6章:コネクティビティ,ディペンダブルVLSIシステム)
• 非接触メモリーカードの待機電力削減のための誘導結合型ウェイクアップトランシーバ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 方向性結合器を用いた携帯機器用途向け0.15mm厚非接触コネクタ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 広範囲動作非同期制御回路を用いた0.4-1V動作逐次比較型ADC(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 広範囲動作非同期制御回路を用いた0.4-1V動作逐次比較型ADC(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 方向性結合器を用いた携帯機器用途向け0.15mm厚非接触コネクタ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ワイヤレス三次元積層マルチコアプロセッサCube-1の実機評価(ハードウェア設計・プロセッサ,ユーザを支えるコンピューティング及び一般-パーソナル機器からスマートシティまで-)
• VLSI回路の研究 : 課題解決から未来創造へ(招待講演(フェロー記念講演),FPGA応用及び一般)
• タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SARADC
• 多位相発振器による適応パルス幅制御を用いた低電圧・高速磁界結合通信機

もっと見る 閉じる

スポンサーリンク