TDCを用いたイメージセンサ用多段ADCのメタステーブル特性(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

概要

論文の詳細を見る
いままでに、CMOSイメージセンサの"Single-Slope型A/D"の量子化誤差をTDC:Time to Digital Converterで再計測する方法を提案してきた。InverterによるDelay-line方式に対し、位相の異なるクロック信号を用いたD-FFによるTDCを後段に付加することを検討した。0.25umプロセス200MHz動作をターゲットにしたとき、プロセスの相対及び絶対ばらつきを8%以内に補償し、DNL:±0.25LSB、INL:+0.4LSBでTDC動作を行うことをシミュレーションにより確認した。また、変形サーモコードを活用することで、TDCに用いる記憶素子を半減することが可能となった。12ビットADCに対して、前段9bit、後段3bitを想定した場合、D-FF数13個で本方式ADCを構成可能である。A/D変換器の線形性は、クロックの信号発生器に起因し、DLLまたはPLL部のJitterと発振器の製造バラツキがDNLに大きく作用する。
2009-09-24