冗長数系による4値CMOS乗算器のレイアウト設計
スポンサーリンク
概要
- 論文の詳細を見る
冗長数系に基づく演算回路は, 並列加算あるいは, 桁上げ伝搬を伴わない加算が可能となるため, 高速演算器として色々な応用が考えられている. この冗長数系では, 3値以上の多値信号を取り扱うため, 直接多値論理回路を用いる方が有利となる場合が多い. 又, 電流モード回路は, 加算が結線するだけで良いため, 回路の集積化, チップ面積の縮小に有効である. 本報告では, 先ず冗長数系に基づく多値論理演算のアルゴリズムを示し, これを用いた4値乗算器の構成について述べる. 次に, この乗算器を「大規模集積システム設計教育研究センター」のプロジェクトの下で, LSIレイアウト設計を行った結果について述べる.
- 1997-03-06
著者
-
唐 政
宮崎大学工学部
-
淡野 公一
宮崎大学工学部
-
石塚 興彦
宮崎大学工学部
-
石塚 /興彦
宮崎大学
-
淡野 公一
宮崎大学工学部電気電子工学科
-
大田 明宏
宮崎大学工学部電気電子工学科
-
安村 正之
宮崎大学工学研究科電気電子工学専攻
関連論文
- サポートベクターマシンの中間点検証法(一般,ニューロハードウェア,一般)
- MOSFETの弱反転領域を用いた4象限・低電圧・低消費電力乗算器とCNNセルへの応用
- 歩行時のs-EMGを用いた膝関節角度予測
- 表面筋電位をFFT処理しないで動作識別する方法の検討(研究速報)
- wiiリモコンを用いた人物の動作識別システムの構築
- 細胞死を考慮した多値免疫的ネットワーク
- アポトーシスを考慮した免疫的ネットワーク
- 1/fノイズの低減を考慮した差動増幅回路の設計
- 弱反転および強反転領域の両方で動作可能な広入力レンジCMOS OTAに関する研究
- 単一加速度センサを用いた感情識別
- チョッパースタビライゼーションおよび相関2重サンプリングを用いたデルタ・シグマ変調器の一設計
- マイニング技法を活用した電子カルテ(IZANAMI)のネットワーク可視化
- 低消費電力CMOS液晶ドライバの位相補償および高スルーレート化技術に関する研究
- 表面筋電位信号処理LSIのためのデルタ・シグマ変調機の設計
- 誘導遺伝的アルゴリズムを用いたスケジューリング問題の解法
- 反復局所探索法と目的関数調整法の組合せ方法の検討(研究速報)
- 中間点検証法を用いたニューラルネットワークによるパターン分類
- 双方向型関数を用いたニューラルネットワークの学習アルゴリズムとその応用
- 1/fノイズの低減を考慮した差動増幅回路の設計
- 弱反転および強反転領域の両方で動作可能な広入力レンジCMOS OTAに関する研究
- 歩行時のs-EMGを用いた膝関節角度予測
- 単一加速度センサを用いた感情識別
- チョッパースタビライゼーションおよび相関2重サンプリングを用いたデルタ・シグマ変調器の一設計
- マイニング技法を活用した電子カルテ(IZANAMI)のネットワーク可視化
- ダイレクトコンバージョン方式受信機におけるミキサの設計と解析
- 高性能サンプル・ホールド回路とその応用
- 表面筋電位信号処理LSIのための低電圧・低消費電力・低ノイズ増幅器に関する研究
- MOS帰還抵抗回路を用いたOTAの広入力レンジ化に関する研究
- LCタンクを用いたMOS偶高調波ミキサの高利得化に関する研究
- イーサネットによる非接触形ICカードリーダ/ライタの設計とその応用
- ニューロンMOSFETを用いた多値ラッチ回路の高性能化
- 高精度バイアス回路によるパワーMOSFETのON抵抗安定化に関する研究
- 低電源電圧・広帯域CMOSアナログ乗算器の設計と2.4GHz RFダウンコンバージョンミキサへの応用
- FG-MOSFETを用いた低電圧、広入力レンジ多入力アナログ加減算回路の設計と解析
- 寄生バイポーラトランジスタのPN接合を用いたCMOS指数変換回路の設定
- FG-MOSFETおよびレベルシフト回路を用いた線形領域動作形OTAの構成とその応用
- VDEC試作によるニューロンMOSトランジスタの評価
- 標準CMOSプロセスによるFG-MOSの特性について
- 多値順序回路の状態割り当て
- FG-MOSFETを用いた接地形電圧制御線形可変抵抗回路の設計と解析
- 低電圧, 広帯域OTAの設計とその応用
- ニューロンMOSダウンリテラル回路の構成と解析
- νMOSカレントミラーによる多値基本回路の構成
- VDECにおけるLSI設計環境
- K-011 歩行時のs-EMG情報のみを用いたANFISによる膝関節角度予測(教育工学・福祉工学・マルチメディア応用,一般論文)
- 多入力FG-MOSFETを用いた低電圧・高CMRR差動増幅回路に関する研究
- サンプル・ホールド回路の高性能化に関する研究
- k-NN法を用いた表面筋電位による指動作識別
- ダイレクトコンバージョン方式受信機のための偶高調波ミキサの高利得化に関する研究
- 電流モードMVD-ORNSの低消費電力化に関する考察
- 標準CMOSプロセスで製造可能な多値SRAMセルの設計
- 高性能サンプル・ホールド回路の設計とその応用
- チョッパ方式を用いた低ノイズ増幅器の設計と解析
- 偶高調波ミキサの高利得化に関する一考察
- 表面筋電位を用いた指の動き推定システムの構築
- FPGAを用いたディジタルシステムの教育環境の構築
- K-008 顔表情筋電位を用いた電動車椅子の制御実験(教育工学・福祉工学・マルチメディア応用,一般論文)
- ホップフィールドネットワークの学習によるNクイーン問題の解法
- 多値論理とファジイ論理のためのニューラルネットワークの応用
- ホップフィールドネットワークにおける山登り学習法
- ホップフィールドネットワークの学習とその画像処理における最適化問題への応用
- スケジューリング問題に対するホップフィールドネットワーク学習を用いた解法
- ホップフィールドモデルとT-モデル・ニューラルネットワークの解の一意性に関する一考察
- 連続応答ニューロンを用いたホップフィールドニューラルネットワークにおける最急降下法学習とそのシミュレーション
- 運動領域サイズの検出が可能なMST野モデル
- ULRネットワークを用いたテンポーラルバックプロパゲーションに基づくファジィコントローラ
- 競合作用に基づく多方向運動検出ネットワーク
- サルの脳における単純型細胞,複雑型細胞に基づく運動方向選択ネットワーク
- 増強学習に基づく適応性をもつULRファジーコントローラ
- G-015 中間点情報を用いたサポートベクターマシンに関する研究(生体情報科学,一般論文)
- 電流モード多値論理回路のLSI設計
- A-1-3 多入力可変しきい値回路の理論的考察とその応用について
- G-022 表面筋電位の変化に対応した動作識別法の提案(G分野:生体情報科学)
- 電流モード回路用セルベースライブラリの構築
- 多値ディジットORNSを用いたブロック形16×16ビット乗算器
- 多値ディジットORNSを用いた4進SD数系加算器
- ニューロンMOSを用いた多入力可変しきい値回路
- 量子化回路による4値SRAMの構成と解析
- 樹状突起のメカニズムに基づくニューロンモデル
- 差動形電流モード多値論理回路の設計と解析
- 拡大, 縮小検出機能を持つニューロンモデル
- ニューロンMOSを用いた多値MIN回路と反転回路
- 冗長数系による4値CMOS乗算器のレイアウト設計
- ファジイ推論によるエアモーターの速度制御
- B細胞の相互作用をもつ免疫的なネットワークによるパターン認識
- 内分泌性を持つニューラルネットワークとその応用
- A high-accuracy and high-speed MOS four-quadrant analog multiplier
- 生体の免疫応答ネットワークに基づく免疫的なネットワークとその免疫特性
- 時計回り検出機能をもつニューロンモデル
- T-モデルニューラルディジタル演算器の構成
- 多値SRAMの構成と解析
- 自己構成能力を持つニューラルA/Dコンバータの設計
- 脳の視覚経路におけるMST野ネットワークモデル
- 超低消費電力CMOS仮想短絡回路とその応用
- ファジーコントローラのための電流モードCM0Sアナログデファジー回路の設計と解析
- トランスコンダクタンス増幅器の入力レンジの拡大化に関する考察
- 単一利得増幅器構成容量比低減型オフセット・利得誤差補償スイッチドキャパシタ積分器
- クロックフィードスルー,オフセット及び利得誤差の影響を補償したサンプル・ホールド回路
- オフセット及び利得誤差の影響を補償したバッファ構成スイッチドキャパシタ回路
- 単一利得増幅器を用いた簡単な構成の容量比低減型スイッチドキャパシタ積分器