ニューロンMOSダウンリテラル回路の構成と解析
スポンサーリンク
概要
- 論文の詳細を見る
本稿では, ニューロンMOSトランジスタを用いた3種類のダウンリテラル回路について理論的に解析し, 比較した結果について報告する.これらの回路は, 従来の回路に必要な多レベルイオン注入技術を用いずに標準のCMOSプロセスで製造できるという利点をもつ.また, バイアス電圧を制御することにより, 同じ回路で任意のダウンリテラル関数を実現することができる.本研究室で提案したνMOSダウンリテラル回路(νMOS DLC)は, 柴田らによって提案されているC-νMOSインバータよりノイズマージン, スイッチング感度に優れており, かつ低消費電力である.また, 面積やバイアス端子の減少が期待できるHalf-νMOS DLCについても解析を行った.3種類のダウンリテラル回路の特性は, HSPICEシミュレーションを用いて評価している.
- 社団法人電子情報通信学会の論文
- 2000-02-04
著者
-
淡野 公一
宮崎大学工学部
-
石塚 興彦
宮崎大学工学部
-
沈 靖
宮崎大学工学研究科システム工学専攻
-
石塚 /興彦
宮崎大学
-
淡野 公一
宮崎大学工学部電気電子工学科
-
永里 政嗣
宮崎大学工学部
-
永里 政嗣
宮崎大学電気電子工学専攻
関連論文
- サポートベクターマシンの中間点検証法(一般,ニューロハードウェア,一般)
- MOSFETの弱反転領域を用いた4象限・低電圧・低消費電力乗算器とCNNセルへの応用
- 歩行時のs-EMGを用いた膝関節角度予測
- 表面筋電位をFFT処理しないで動作識別する方法の検討(研究速報)
- wiiリモコンを用いた人物の動作識別システムの構築
- 適応性を有する多値免疫ネットワークとその応用
- 温度センサ回路の特性改善に関する考察
- 1/fノイズの低減を考慮した差動増幅回路の設計
- 弱反転および強反転領域の両方で動作可能な広入力レンジCMOS OTAに関する研究
- 単一加速度センサを用いた感情識別
- チョッパースタビライゼーションおよび相関2重サンプリングを用いたデルタ・シグマ変調器の一設計
- マイニング技法を活用した電子カルテ(IZANAMI)のネットワーク可視化
- 低消費電力CMOS液晶ドライバの位相補償および高スルーレート化技術に関する研究
- 表面筋電位信号処理LSIのためのデルタ・シグマ変調機の設計
- 誘導遺伝的アルゴリズムを用いたスケジューリング問題の解法
- 反復局所探索法と目的関数調整法の組合せ方法の検討(研究速報)
- 中間点検証法を用いたニューラルネットワークによるパターン分類
- 双方向型関数を用いたニューラルネットワークの学習アルゴリズムとその応用
- 1/fノイズの低減を考慮した差動増幅回路の設計
- 弱反転および強反転領域の両方で動作可能な広入力レンジCMOS OTAに関する研究
- 歩行時のs-EMGを用いた膝関節角度予測
- 単一加速度センサを用いた感情識別
- チョッパースタビライゼーションおよび相関2重サンプリングを用いたデルタ・シグマ変調器の一設計
- マイニング技法を活用した電子カルテ(IZANAMI)のネットワーク可視化
- ダイレクトコンバージョン方式受信機におけるミキサの設計と解析
- 高性能サンプル・ホールド回路とその応用
- 表面筋電位信号処理LSIのための低電圧・低消費電力・低ノイズ増幅器に関する研究
- MOS帰還抵抗回路を用いたOTAの広入力レンジ化に関する研究
- LCタンクを用いたMOS偶高調波ミキサの高利得化に関する研究
- イーサネットによる非接触形ICカードリーダ/ライタの設計とその応用
- ニューロンMOSFETを用いた多値ラッチ回路の高性能化
- 高精度バイアス回路によるパワーMOSFETのON抵抗安定化に関する研究
- 低電源電圧・広帯域CMOSアナログ乗算器の設計と2.4GHz RFダウンコンバージョンミキサへの応用
- A-1-21 コンバイナを用いたCMOSアナログ基本回路の設計 : トランスコンダクタンス増幅器への応用
- A-1-20 コンバイナを用いたCMOSアナログ基本回路の設計 : 一般式の理論的導出
- A-1-17 電流モードアナログ-多値コンバータの構成とその解析
- A-1-16 正帰還差動増幅器を用いた電圧モード多入力MAX、MIN回路の設計
- FG-MOSFETを用いた低電圧、広入力レンジ多入力アナログ加減算回路の設計と解析
- 寄生バイポーラトランジスタのPN接合を用いたCMOS指数変換回路の設定
- FG-MOSFETおよびレベルシフト回路を用いた線形領域動作形OTAの構成とその応用
- FG-MOSFETおよびレベルシフト回路を用いた線形領域動作形OTAの構成
- VDEC試作によるニューロンMOSトランジスタの評価
- 標準CMOSプロセスによるFG-MOSの特性について
- 多値順序回路の状態割り当て
- 日本ファジィ学会(編), 向殿政男著, 講座ファジィ(4), -ファジィ論理-, ・出版社 日刊工業新聞社, ・発行 1993年3月, ・A5判, 258頁, 4,000円
- 電流モード多値論理回路網に関する一考察(多値論理及びその応用(4))
- 多値多しきい値関数との類似性に着目したユーナリ関数の実現について (多値論理およびその応用)
- FG-MOSFETを用いた接地形電圧制御線形可変抵抗回路の設計と解析
- 低電圧, 広帯域OTAの設計とその応用
- ニューロンMOSダウンリテラル回路の構成と解析
- νMOSカレントミラーによる多値基本回路の構成
- VDECにおけるLSI設計環境
- K-011 歩行時のs-EMG情報のみを用いたANFISによる膝関節角度予測(教育工学・福祉工学・マルチメディア応用,一般論文)
- 多入力FG-MOSFETを用いた低電圧・高CMRR差動増幅回路に関する研究
- サンプル・ホールド回路の高性能化に関する研究
- k-NN法を用いた表面筋電位による指動作識別
- ダイレクトコンバージョン方式受信機のための偶高調波ミキサの高利得化に関する研究
- 電流モードMVD-ORNSの低消費電力化に関する考察
- 標準CMOSプロセスで製造可能な多値SRAMセルの設計
- 高性能サンプル・ホールド回路の設計とその応用
- チョッパ方式を用いた低ノイズ増幅器の設計と解析
- 偶高調波ミキサの高利得化に関する一考察
- 表面筋電位を用いた指の動き推定システムの構築
- FPGAを用いたディジタルシステムの教育環境の構築
- K-008 顔表情筋電位を用いた電動車椅子の制御実験(教育工学・福祉工学・マルチメディア応用,一般論文)
- 多値論理とファジイ論理のためのニューラルネットワークの応用
- ホップフィールドネットワークにおける山登り学習法
- 連続応答ニューロンを用いたホップフィールドニューラルネットワークにおける最急降下法学習とそのシミュレーション
- サルの脳における単純型細胞,複雑型細胞に基づく運動方向選択ネットワーク
- 増強学習に基づく適応性をもつULRファジーコントローラ
- G-015 中間点情報を用いたサポートベクターマシンに関する研究(生体情報科学,一般論文)
- 電流モード多値論理回路のLSI設計
- A-1-3 多入力可変しきい値回路の理論的考察とその応用について
- G-022 表面筋電位の変化に対応した動作識別法の提案(G分野:生体情報科学)
- 電流モード回路用セルベースライブラリの構築
- 多値ディジットORNSを用いたブロック形16×16ビット乗算器
- 多値ディジットORNSを用いた4進SD数系加算器
- ニューロンMOSを用いた多入力可変しきい値回路
- 量子化回路による4値SRAMの構成と解析
- 樹状突起のメカニズムに基づくニューロンモデル
- 差動形電流モード多値論理回路の設計と解析
- ニューロンMOSを用いた多値MIN回路と反転回路
- 冗長数系による4値CMOS乗算器のレイアウト設計
- ファジイ推論によるエアモーターの速度制御
- ORNSを用いた電流モードCMOSの乗算機の構成
- B細胞の相互作用をもつ免疫的なネットワークによるパターン認識
- 内分泌性を持つニューラルネットワークとその応用
- A high-accuracy and high-speed MOS four-quadrant analog multiplier
- 生体の免疫応答ネットワークに基づく免疫的なネットワークとその免疫特性
- 非ファジイ化のための他入力係数回路の設計と解析
- T-モデルニューラルディジタル演算器の構成
- 多値SRAMの構成と解析
- 自己構成能力を持つニューラルA/Dコンバータの設計
- 脳の視覚経路におけるMST野ネットワークモデル
- 超低消費電力CMOS仮想短絡回路とその応用
- ファジーコントローラのための電流モードCM0Sアナログデファジー回路の設計と解析
- トランスコンダクタンス増幅器の入力レンジの拡大化に関する考察
- 単一利得増幅器構成容量比低減型オフセット・利得誤差補償スイッチドキャパシタ積分器
- クロックフィードスルー,オフセット及び利得誤差の影響を補償したサンプル・ホールド回路
- オフセット及び利得誤差の影響を補償したバッファ構成スイッチドキャパシタ回路