冗長2進剰余テーブルに基づく高速RSA暗号プロセッサの構成法

概要

論文の詳細を見る
RSA暗号はネットワーク通信のセキュリティ確保に重要な役割を果たしているが、暗号化/復号化に多くの時間を要するという問題点を有している。本研究では、ハードウェアによる並列演算を可能な限り取り入れた高速RSA暗号プロセッサの構成法を検討し、次のような方法を提案している。(1)暗号化/復号化に必要なすべての演算回路を冗長2進数の形式で構成する。(2)剰余計算をプロセッサに内蔵したハードウェアテーブルのルックアップによって行う。テーブルルックアップは冗長2進数の形式で行う。設計を行った結果、鍵の長さN=1024ビットとすると、従来の方法に比較して60倍高速な暗号プロセッサが構成可能なこと、暗号処理時間はO(NlogN)のオーダとなることがわかった。また、本プロセッサのチップ面積は(4.3×10^5λ)×(5.63×l0^5λ)、(λはレイアウト設計における基準寸法)となることがわかった。この値は、0.5μルール(λ=0.25μ)を用いた場合、10.9cm×14.1cmとなり、8インチウェーハ1枚に集積可能な値であることがわかる。
社団法人電子情報通信学会の論文
2001-05-01