論理回路の時間最適化手法
スポンサーリンク
概要
- 論文の詳細を見る
LSI技術の飛躍的な進歩に伴い短期間に高品質な製品の設計が必要となっているが、従来の熟練設計者による機能・論理設計では多大な時間を要し、LSI開発のボトルネックになっている。このような状況から、論理回路を自動合成する論理合成手法が研究されてきた。論理回路を自動合成する場合、合成される回路規模と遅延時間とのトレードオフが重要となる。すなわち、高品質なLSIを設計するためには最適な回路規模、遅延時間を両立させなければならない。従来から提案されている時間最適化手法として、(1)論理式の簡単化において論理段数を制限する(2)局所的最適化において、遅延時間を削減するがあるが、(1)は正確な遅延時間の算出が困難であり、(2)は実現する回路テクノロジー毎に多くのルールを用意しなければならないという欠点がある。我々は上記欠点を補うため局所最適化においてルールベースによるテクノロジーマッピングとアルゴリズムベースによる論理段数削減処理から構成される時間最適化手法を開発した。本手法では論理段数削減処理を行う部分回路の選択が重要である。本文では時間最適化の処理概要と部分回路の選択手法について述べる。
- 一般社団法人情報処理学会の論文
- 1991-02-25
著者
関連論文
- 大型LCD-TV用倍速フレームレート変換技術とその画質改善効果の検証
- オブジェクト指向を用いたシステムLSI設計手法とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 120Hz倍速大画面液晶テレビの開発
- Java言語をベースにしたオブジェクト指向によるシステムLSI設計手法の提案(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 方形パッキング法の一算法
- C言語によるレイアウト記述の一手法
- 解空間の逐次削減によるスケジューリング手法
- 力学モデルスケジューリング手法の高速化
- ボトムアップ手法によるループフォールディングスケジューリング
- 異なるハードウェアコスト評価を用いたループフォールディングの効率化
- 解空間の縮小を用いたスケジュール手法
- 解空間の縮小を用いたスケジュール手法
- データフローグラフ上のパターンマッチングによるデータパスアロケーション
- データ依存関係を考慮したPath-Based Scheduling
- 力学モデルスケジューリング手法の高速化
- レジスタ-レジスタ間データ転送を考慮したパイプライン方式データパスのスケジューリング法
- 接続確率に基づくアロケーション手法
- レジスタ-レジスタ間データ転送を考慮したパイプライン方式データパスのスケジューリング法
- 接続確率に基づくアロケーション手法
- 接続確率に基づくアロケーション手法
- バス接続によるデータパスアロケーション
- 整数計画法を用いたCMOS機能セルの最適設計手法
- シミュレーティド・アニーリングを用いたテクノロジーマッピング
- Cベース設計手法を用いた液晶テレビ用画像処理LSIの開発 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (システム設計手法)
- シミュレーティド・アニーリングを用いたテクノロジーマッピング
- 組込みシステム向けリターゲッタブルコンパイラの方式
- 組込みシステム向けリターゲッタブルコンパイラの方式
- データパス構成と並列制約にもとづくアーキテクチャ評価システム
- 評価システムを用いたプログラム方式専用プロセッサの設計支援
- 演算資源構成にもとづくアーキテクチャ評価の一手法
- 演算資源構成にもとづくアーキテクチャ評価の一手法
- トップダウン方式によるLSIの自動論理設計
- Java言語をベースにしたオブジェクト指向によるシステムLSI設計手法の提案(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- スレッド間の同期通信を考慮した高位合成手法
- ハードウェアコンパイラBach
- ハードウェアコンパイラBach
- 1998 International Symposium on Physical Design 報告
- 論理回路の時間最適化手法
- オブジェクト指向を用いたシステムLSI設計手法とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- Java言語によるシステムLSI設計環境の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- Java言語によるシステムLSI設計環境の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ハードウェアコンパイラBachにおけるスレッド間同期通信の合成
- レジスタ転送レベル回路における冗長クロック動作検出方法
- 条件分岐制御のあるデータパスのスケジューリング手法
- チッププランニングシステムにおけるマクロセル間配線の一手法について
- マクロセル方式自動配線の一手法 : 配線領域の形状を考慮したチャネル決定手法
- ビルディングブロック型LSIレイアウトシステム
- 方形パッキング手法によるMMIC向き配置配線手法
- 方形パッキング手法によるMMIC向き配置配線手法
- 方形パッキング法の一算法
- 方形パッキング法の一算法
- 方形パッキング法の一算法
- 機能レベルシミュレーションによるシステム検証
- ネットワークを利用したトップダウン設計教育事例
- 超LSI設計支援システム(5) : オンラインDRC
- 超LSI設計支援システム(2) : レイアウトエディタ
- 超LSI設計支援システム(1) : システム構成
- 超LSI設計支援システム(3) : レイアウトコンパクタ
- サリサイドプロセス用セル生成手法
- CM0S論理回路における消費電カシミュレーションの一手法
- ASICの設計環境 (ASICの現状と将来)
- MMIC用自動配置配線の一手法
- VLSIレイアウト設計のための統合化支援システム
- サリサイドプロセス用セル生成手法
- サリサイドプロセス用セル生成手法
- 任意角度辺を含むLSIマスクパターンのリサイジング手法
- 階層的レイアウト工程の自動最適化方法
- VLSIリアルタイムエミュレーションの一手法
- 面積最小化を目的とする多段論理合成用状態割り付け手法
- 共有二分決定グラフにおける入力変数順序付けの一手法
- 設計データ管理のための一手法
- フロアプランにおける階層構造の最適化について
- 階層的データ構造における表示高速化の一手法について
- マクロセル方式レイアウト対応チャネルルータの一手法
- アナログ機能ブロックのレイアウト設計支援システム