データパス構成と並列制約にもとづくアーキテクチャ評価システム

スポンサーリンク

概要

論文の詳細を見る
我々は、プログラム組み込みLSIのアーキテクチャ設計において、データパスと命令セットの設計を応用プログラム向きに最適化するためのアーキテクチャ評価システムを開発した。本システムは処理アルゴリズムとデータパス構成を与え、そのデータパス構成上での処理アルゴリズムの実行クロック数を予測することで性能を評価する。また、新たに「並列制約」という概念を導入し、命令セット形式を明示的に記述することなしに命令セット設計の性能への影響を評価することを可能にした。本システムを用いて、設計者は詳細設計を行うことなく様々なアーキテクチヤを性能評価することが可能である。本稿では、評価システム実現の詳細と評価システムの実際のアーキテクチャ設計への適用について報告する。
社団法人電子情報通信学会の論文
1996-12-13

著者

関連論文

もっと見る

スポンサーリンク