トップダウン方式によるLSIの自動論理設計
スポンサーリンク
概要
- 論文の詳細を見る
LSIの設計においては、アーキテクチャ設計などシステム設計が最終的なLSIの性能やコストに大きな影響を与えるが、現在のCAD技術ではシステム設計の自動化は達成されていない。また、実際のLSI開発ではブレッドボード試作段階においてシステム検証を行なっている。目標とするシステム性能やコストを得るためには、システムレベルの設計から試作検証までを繰り返し行なうことになる。よって、そのターンアラウンドタイムの短縮がCAD技術にとって重要な課題である。当社では、自動論理合成とシステム検証を組み合わせたトップダウン設計手法を採用した。これにより、LSI設計のシステム設計から試作までのターンアラウンドタイムを大幅に短縮することが可能となる。この手法を用いたLSI開発では、システムレベルの改良を繰り返すことにより短期間のうちにLSIの動作速度やチップサイズの面で人手設計に比べて性能を大幅に改善することができた。本稿では、適用結果とその評価について述べる。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
-
竹田 信弘
シャープ株式会社
-
山口 雅之
シャープ株式会社精密技術センター:大阪大学大学院情報システム工学専攻
-
神戸 尚志
シャープ株式会社
-
野田 浩明
シャープ株式会社
-
神戸 尚志
シャープ
-
藤本 徹哉
シャープ株式会社 生産技術開発推進本部 生産技術研究所
-
藤本 徹哉
シャープ株式会社ic事業本部
-
山口 雅之
シャープ株式会社 電子デバイス事業本部
関連論文
- 大型LCD-TV用倍速フレームレート変換技術とその画質改善効果の検証
- オブジェクト指向を用いたシステムLSI設計手法とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 120Hz倍速大画面液晶テレビの開発
- Java言語をベースにしたオブジェクト指向によるシステムLSI設計手法の提案(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 方形パッキング法の一算法
- C言語によるレイアウト記述の一手法
- Cベース設計手法を用いた液晶テレビ用画像処理LSIの開発 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (システム設計手法)
- 組込みシステム向けリターゲッタブルコンパイラの方式
- 組込みシステム向けリターゲッタブルコンパイラの方式
- データパス構成と並列制約にもとづくアーキテクチャ評価システム
- 評価システムを用いたプログラム方式専用プロセッサの設計支援
- 演算資源構成にもとづくアーキテクチャ評価の一手法
- 演算資源構成にもとづくアーキテクチャ評価の一手法
- トップダウン方式によるLSIの自動論理設計
- Java言語をベースにしたオブジェクト指向によるシステムLSI設計手法の提案(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- スレッド間の同期通信を考慮した高位合成手法
- ハードウェアコンパイラBach
- ハードウェアコンパイラBach
- 1998 International Symposium on Physical Design 報告
- 論理回路の時間最適化手法
- オブジェクト指向を用いたシステムLSI設計手法とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- Java言語によるシステムLSI設計環境の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- Java言語によるシステムLSI設計環境の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ハードウェアコンパイラBachにおけるスレッド間同期通信の合成
- レジスタ転送レベル回路における冗長クロック動作検出方法
- 条件分岐制御のあるデータパスのスケジューリング手法
- チッププランニングシステムにおけるマクロセル間配線の一手法について
- マクロセル方式自動配線の一手法 : 配線領域の形状を考慮したチャネル決定手法
- ビルディングブロック型LSIレイアウトシステム
- 方形パッキング手法によるMMIC向き配置配線手法
- 方形パッキング手法によるMMIC向き配置配線手法
- 方形パッキング法の一算法
- 方形パッキング法の一算法
- 方形パッキング法の一算法
- 機能レベルシミュレーションによるシステム検証
- ネットワークを利用したトップダウン設計教育事例
- 超LSI設計支援システム(5) : オンラインDRC
- 超LSI設計支援システム(2) : レイアウトエディタ
- 超LSI設計支援システム(1) : システム構成
- 超LSI設計支援システム(3) : レイアウトコンパクタ
- サリサイドプロセス用セル生成手法
- CM0S論理回路における消費電カシミュレーションの一手法
- ASICの設計環境 (ASICの現状と将来)
- MMIC用自動配置配線の一手法
- VLSIレイアウト設計のための統合化支援システム
- サリサイドプロセス用セル生成手法
- サリサイドプロセス用セル生成手法
- 任意角度辺を含むLSIマスクパターンのリサイジング手法
- 階層的レイアウト工程の自動最適化方法
- VLSIリアルタイムエミュレーションの一手法
- 面積最小化を目的とする多段論理合成用状態割り付け手法
- パストランジスタ論理合成手法の検討
- パストランジスタ論理合成手法の検討
- 共有二分決定グラフにおける入力変数順序付けの一手法
- 設計データ管理のための一手法
- フロアプランにおける階層構造の最適化について
- 階層的データ構造における表示高速化の一手法について
- マクロセル方式レイアウト対応チャネルルータの一手法
- アナログ機能ブロックのレイアウト設計支援システム
- フレームメモリ容量削減のための準可逆画像圧縮手法(システムと信号処理及び一般)
- フレームメモリ容量削減のための準可逆画像圧縮手法(システムと信号処理及び一般)
- フレームメモリ容量削減のための準可逆画像圧縮手法(システムと信号処理及び一般)
- フレームメモリ容量削減のための準可逆画像圧縮手法(システムと信号処理及び一般)