遷移の選択が状態訪問回数で決まる有限状態機械対からなる通信系に対する生存性の検証
スポンサーリンク
概要
- 論文の詳細を見る
本論文では、各状態からの遷移条件がその状態の訪問回数で決まる有限状態機械モデルの上で生存性の検証を機械的に行う1つの方法を提案する。通信プロトコルは有限状態機械(FSM)によってモデル化され検証される場合が多いが、一般にシーケンス番号などのパラメータ値の変化を直接状態で区別して表そうとするとFSMの状態数が多くなり、状態爆発が起こる。我々は各遷移の実行可能性がその遷移の開始状態の訪問回数で決まるような有限状態機能モデルFSM/Cを提案し、このFSM/Cモデルの上で整数線形計画法を用いることにより状態爆発を回避した生存性の検証法を提案する。FSM/Cモデルでいくつかの通信プロトコルの仕様を記述できる。また、この手法に基づき、FSM/Cからなる通信系の生存性を検証するシステムを作成した結果についても報告する。
- 社団法人情報処理学会の論文
- 1998-03-15
著者
-
中田 明夫
広島市立大学大学院情報科学研究科
-
中田 明夫
広島市立大学 大学院情報科学研究科
-
水野 健太郎
大阪大学基礎工学部情報科学科
-
岡野 浩三
大阪大学基礎工学部情報科学科
-
東野 輝夫
大阪大学基礎工学部情報科学科
-
谷口 健一
大阪大学基礎工学部情報科学科
-
東野 輝夫
大阪大学大学院情報科学研究科|独立行政法人科学技術振興機構 Crest
-
谷口 健一
大阪大学基礎工学部情報工学科
関連論文
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証 (ディペンダブルコンピューティング)
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証 (コンピュータシステム)
- ネットワークオンチップにおける回路面積と配線コストを考慮したチップ内通信構造最適化の一手法(コンピュータシステムの設計・検証及び一般,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 時間オートマトンのモデル検査(モデル検査,フォーマルアプローチ論文)
- 時間オートマトンのモデル検査
- 時間オートマトンにとる実時間システムの形式的検証
- 実時間ソフトウェア再利用のためのパラメトリック実行時間解析の一手法
- チップ内ネットワークの性能要求検証および最適化のための一手法(ネットワーク,通信)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法
- 部品のコスト・性能を考慮したリアルタイム組込みシステムの一設計法(VLSI設計技術とCAD)
- 実時間通信システムに対する高信頼ハードウェア合成手法の提案(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 実時間通信システムに対する高信頼ハードウェア合成手法の提案(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 遷移の選択が状態訪問回数で決まる有限状態機械対からなる通信系に対する生存性の検証
- 通信プロトコルのLOTOS仕様から並行EFSM群への変換の一手法
- 遷移の選択が状態訪問回数に依存する有限状態機械対からなる通信系に対する生存性検証システム
- グループワークを考慮した協調計算システムにおける動作プログラム群の生成と分散実行
- 遷移条件が状態訪問回数に依存する有限状態機械の生存性検証
- チップ内ネットワークの性能要求検証および最適化のための一手法(ネットワーク,通信)
- チップ内ネットワークの性能要求検証および最適化のための一手法(ネットワーク,通信)
- チップ内ネットワークの性能要求検証および最適化のための一手法(ネットワーク,通信)
- 共有メモリ型並列計算機上での正則な項書換え系の一実装法
- 拡張有限状態機械とペトリネットを表示編集できるGUIツールの作成と応用例 (第54回全国大会 (平成9年前期 於 : 千葉工大) 大会優秀賞受賞論文 (11件)
- レジスタ付きペトリネットを用いた全体動作仕様から分散動作仕様の自動合成とその応用 (コンカレント・コラボレーション技術論文小特集)
- レジスタ付き時間ペトリネットで記述された分散システムの時間制約付き全体仕様からその時間制約を満たす各ノードの動作記述の自動導出(並列・分散)
- あるスタイルに基づく順序機械型記述における詳細化の正しさの証明方法
- 関係データベースを用いた在庫管理プログラムの記述とその詳細化の正しさの証明
- リンクの故障を考慮に入れた分散システムの動作仕様の自動導出
- ペトリネットモデルを用いたソフトウェアプロセスの記述とその分散実行制御
- レジスタを持つ自由選択ネットで記述された分散システムの要求仕様から各ノードの動作仕様の導出
- 協調計算システムの動作仕様群の分散実行系
- ASLプログラム開発システムにおける検証の自動化について
- 拡張有限状態機械で記述された協調計算プログラムとその実行系
- 順序機械型プログラムの階層的設計法と在庫管理プログラムの開発例
- 拡張有限状態機械モデルを用いた分散システムの要求仕様から各ノードの動作仕様の自動導出
- 部分項の評価順が指定できる項書換え系とその性質について(計算機構とアルゴリズム)
- 代数的言語ASLを用いた酒屋在庫管理の要求仕様記述
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証
- N-025 3×3分割表を用いたテスト項目関連構造の分析(教育・人文科学,一般論文)
- 時相論理式を満足する実時間プロトコル仕様のパラメータ条件導出
- 時相論理式を満足する実時間プロトコル仕様のパラメータ条件導出
- 時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用(VLSIの設計/検証/テスト及び一般テスト)
- 時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 無線通信網のリンクスケジューリング問題に対する二段階近似解法の提案
- パラメタ付き時間インターバルオートマトンに対するパラメトリック検証の高速化手法 (計算機科学基礎理論とその応用)
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 再構成オーバーヘッドを考慮した動的再構成可能プロセッサへの実時間タスク群分割実装アルゴリズムの提案(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- 再構成オーバーヘッドを考慮した動的再構成可能プロセッサへの実時間タスク群分割実装アルゴリズムの提案(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- 再構成オーバーヘッドを考慮した動的再構成可能プロセッサへの実時間タスク群分割実装アルゴリズムの提案(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- 再構成オーバーヘッドを考慮した動的再構成可能プロセッサへの実時間タスク群分割実装アルゴリズムの提案(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- 動的リコンフィギャラブルプロセッサへの時間制約付き機能モジュール群分割アルゴリズムの検討(DRP,FPGA)
- 動的リコンフィギャラブルプロセッサへの時間制約付き機能モジュール群分割アルゴリズムの検討(DRP,FPGA)
- 動的リコンフィギャラブルプロセッサへの時間制約付き機能モジュール群分割アルゴリズムの検討(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 動的リコンフィギャラブルプロセッサへの時間制約付き機能モジュール群分割アルゴリズムの検討(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 安全な多重帰属制御を実現するVPN分散管理プロトコルの提案(ネットワークプロトコル,シームレスコンピューティングとその応用技術)
- in-order実行パイプラインCPUの正しさの自動証明例
- FDTって何?(コンピュータと通信)
- すべての変数が存在記号で束縛された冠頭標準形プレスブルガー文の真偽判定の高速化手法
- プレスブルガー文真偽判定手続きを用いた算術演算回路の正しさの証明
- プレスブルガー文真僞判定手続きを用いた算術演算回路の正しさの証明
- データ付時間オートマトンの双模倣等価性の記号的検証法
- 時間拡張LOTOSの処理系を用いたSMIL記述の実行とQoS制御
- 時間拡張LOTOSの処理系を用いたSMIL記述の実行とQoS制御
- マルチランデブを用いたLOTOS仕様の実行の可視化 (マルチメディア通信と分散処理)
- LOTOSで記述されたプロトコルの実行の可視化
- イベントとアニメーション表示の対応付けによるLOTOSプログラムの実行の可視化
- 入力が競合する有限状態機械群からなる通信ソフトウェアの適合性試験に一手法
- 複数個のFSMからなるプロトコル機械に対する適合性試験の一手法
- あるクラスの時間オートマトンに対する適合性試験系列生成の一手法(マルチメディア通信と分散処理)
- 並行EFSM群でモデル化された通信プロトコル動作仕様のハードウェア実現とマルチランデブ制御機構
- 代数的手法を用いたCPU KUE-CHIP2の段階的設計の正しさの自動証明
- 代数的手法を用いたパイプライン方式CPUの設計検証
- 代数的手法を用いたCPU KUE-CHIP2の段階的設計およびその正しさの証明
- 代数的言語ASLによる回路設計支援システムにおけるSFL記述への詳細化とその変更及びそれらの正しさの検証
- シミュレーションによるバス通信構造の設計改善を容易化するバスシステム設計支援ツールの提案(設計技術と設計自動化)
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- リアルタイム組込みシステムの動的再構成可能プロセッサへの一実装方法の提案(アプリケーションI, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- マルチランデブに基づくグループ通信機能を提供する Java ミドルウェアの提案
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 文脈自由プロセスに対するプロトコル合成の一手法
- 再帰を含むプログラムに対するパラメトリック実行時間解析手法とツールの試作
- リソース制約を持つ複数タスク動作仕様におけるタイムバジェット最適化の一手法
- 飛行船自動航行ソフトウェアの事例による設計段階でのスループット性能検証手法の評価
- 変数の生存期間を考慮してヒープメモリ使用量削減を行うマルチタスクスケジューリング手法の検討
- 飛行船自動航行ソフトウェアの事例による設計段階でのスループット性能検証手法の評価