時間オートマトンにとる実時間システムの形式的検証
スポンサーリンク
概要
- 論文の詳細を見る
- 2009-11-10
著者
-
中田 明夫
広島市立大学大学院情報科学研究科
-
中田 明夫
広島市立大学 大学院情報科学研究科
-
中田 明夫
広島市立大学大学院情報科学研究科システム工学専攻
-
中田 明夫
広島市立大学 大学院情報科学研究科 システム工学専攻
関連論文
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証 (ディペンダブルコンピューティング)
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証 (コンピュータシステム)
- ネットワークオンチップにおける回路面積と配線コストを考慮したチップ内通信構造最適化の一手法(コンピュータシステムの設計・検証及び一般,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 時間オートマトンのモデル検査(モデル検査,フォーマルアプローチ論文)
- 時間オートマトンのモデル検査
- 時間オートマトンにとる実時間システムの形式的検証
- 実時間ソフトウェア再利用のためのパラメトリック実行時間解析の一手法
- チップ内ネットワークの性能要求検証および最適化のための一手法(ネットワーク,通信)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法
- 部品のコスト・性能を考慮したリアルタイム組込みシステムの一設計法(VLSI設計技術とCAD)
- 実時間通信システムに対する高信頼ハードウェア合成手法の提案(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 実時間通信システムに対する高信頼ハードウェア合成手法の提案(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 遷移の選択が状態訪問回数で決まる有限状態機械対からなる通信系に対する生存性の検証
- チップ内ネットワークの性能要求検証および最適化のための一手法(ネットワーク,通信)
- チップ内ネットワークの性能要求検証および最適化のための一手法(ネットワーク,通信)
- チップ内ネットワークの性能要求検証および最適化のための一手法(ネットワーク,通信)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証
- リソーススケジューリングを考慮したUML MARTE振る舞い仕様の性能検証
- N-025 3×3分割表を用いたテスト項目関連構造の分析(教育・人文科学,一般論文)
- 時相論理式を満足する実時間プロトコル仕様のパラメータ条件導出
- 時相論理式を満足する実時間プロトコル仕様のパラメータ条件導出
- 時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用(VLSIの設計/検証/テスト及び一般テスト)
- 時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- パラメタ付き時間インターバルオートマトンに対するパラメトリック検証の高速化手法 (計算機科学基礎理論とその応用)
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 再構成オーバーヘッドを考慮した動的再構成可能プロセッサへの実時間タスク群分割実装アルゴリズムの提案(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- 再構成オーバーヘッドを考慮した動的再構成可能プロセッサへの実時間タスク群分割実装アルゴリズムの提案(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- 再構成オーバーヘッドを考慮した動的再構成可能プロセッサへの実時間タスク群分割実装アルゴリズムの提案(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- 再構成オーバーヘッドを考慮した動的再構成可能プロセッサへの実時間タスク群分割実装アルゴリズムの提案(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- 動的リコンフィギャラブルプロセッサへの時間制約付き機能モジュール群分割アルゴリズムの検討(DRP,FPGA)
- 動的リコンフィギャラブルプロセッサへの時間制約付き機能モジュール群分割アルゴリズムの検討(DRP,FPGA)
- 動的リコンフィギャラブルプロセッサへの時間制約付き機能モジュール群分割アルゴリズムの検討(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 動的リコンフィギャラブルプロセッサへの時間制約付き機能モジュール群分割アルゴリズムの検討(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 安全な多重帰属制御を実現するVPN分散管理プロトコルの提案(ネットワークプロトコル,シームレスコンピューティングとその応用技術)
- データ付時間オートマトンの双模倣等価性の記号的検証法
- あるクラスの時間オートマトンに対する適合性試験系列生成の一手法(マルチメディア通信と分散処理)
- シミュレーションによるバス通信構造の設計改善を容易化するバスシステム設計支援ツールの提案(設計技術と設計自動化)
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- リアルタイム組込みシステムの動的再構成可能プロセッサへの一実装方法の提案(アプリケーションI, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- マルチランデブに基づくグループ通信機能を提供する Java ミドルウェアの提案
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 文脈自由プロセスに対するプロトコル合成の一手法
- 再帰を含むプログラムに対するパラメトリック実行時間解析手法とツールの試作
- リソース制約を持つ複数タスク動作仕様におけるタイムバジェット最適化の一手法
- 飛行船自動航行ソフトウェアの事例による設計段階でのスループット性能検証手法の評価
- 変数の生存期間を考慮してヒープメモリ使用量削減を行うマルチタスクスケジューリング手法の検討
- 飛行船自動航行ソフトウェアの事例による設計段階でのスループット性能検証手法の評価