3次元IC向けFat TreeベースNework-on-Chips

スポンサーリンク

概要

• 論文の詳細を見る
• 情報処理学会の論文
• 2007-01-22

著者

• 松谷 宏紀

  東京大学大学院情報理工学系研究科

関連論文

• Network-on-Chipにおけるエラー検出・訂正方式に関する研究(ネットワークオンチップとマルチコア,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
• マルチパスイーサネットにおけるOn/Offリンクアクティベーション法の評価(ネットワーク,クラウド及び一般)
• 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
• 低エネルギーを目的とした大規模リコンフィギャラブルプロセッサアレイSMAの予備評価(リコンフィギャラブルアーキテクチャ,デザインガイア2008-VLSI設計の新しい大地)
• Rearrangeable NoC:配線遅延を考慮した分散ルータアーキテクチャ(Inventive and Creative Architecture特別セッションIII)
• マルチパスイーサネットにおける省電力On/Offリンクアクティベーション法(インターコネクト/MPI通信ライブラリ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
• 動的再構成可能プロセッサを用いたIPsec向け暗号処理アクセラレータの設計と実装(コンピュータシステム)
• 動的再構成可能プロセッサを用いた組み込み向け複数暗号処理エンジンの実装(セキュリティ・暗号1, 組込技術とネットワークに関するワークショップ)
• エラー検出・再送機能を備えた低消費電力オンチップルータの設計
• 誘導結合による3次元積層チップおよび転送技術の提案
• 動的再構成可能プロセッサを用いた組み込み向け複数暗号処理エンジンの実装(セキュリティ・暗号1, 組込技術とネットワークに関するワークショップ)
• ワイヤレス3-D NoCのための通信プロトコルの検討
• CMPにおけるオンチップルータの細粒度パワーゲーティングの評価
• 単フリット・単サイクルルータを用いたNoC向け非最短完全適応型ルーティング
• NoCのための多電源可変パイプラインルータ
• 誘導結合を用いたフィールドスタッカブルCMPのための3-D NoCアーキテクチャの検討
• 誘導結合を用いたフィールドスタッカブルCMPのための3-D NoCアーキテクチャの検討
• 1-flitパケット構造を利用した非最短型完全適応ルーティング(バス・配線アーキテクチャ,FPGA応用及び一般)
• 1-flitパケット構造を利用した非最短型完全適応ルーティング(バス・配線アーキテクチャー,FPGA応用及び一般)
• 1-flitパケット構造を利用した非最短型完全適応ルーティング(バス・配線アーキテクチャ,FPGA応用及び一般)
• 誘導結合による3次元積層チップおよび転送技術の提案 (集積回路)
• ワイヤレス3-D NoCのための通信プロトコルの検討
• CMPにおけるオンチップルータのランタイムパワーゲーティングの評価
• パイプラインステージ統合による省電力・可変パイプラインルータに関する研究
• 低遅延オンチップネットワークのための予測ルータの評価
• メニーコアにおけるタスクの移動を支援するOn-Chip Micro Mobilityプロトコルの設計
• メニーコアにおけるタスクの移動を支援するOn-Chip Micro Mobilityプロトコルの設計
• マルチパスイーサネットにおける省電力On/Offリンクアクティベーション法(インターコネクト/MPI通信ライブラリ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
• 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
• 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
• ツリー型オンチップネットワークにおける適応的アクティベーション制御
• 予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究
• チャネルの動的On/Off制御のための先読みルータアーキテクチャ(ARC-8:低消費電力制御,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• Fat H-Tree:チップ内ネットワーク向けの低コストなトポロジ(平成19年度論文賞の受賞論文紹介)
• チップ内ネットワーク向け軽量な耐故障機構(ネットワークとシミュレーション技術,コンピュータシステムのインタコネクト技術及び一般)
• オンチップルータにおける仮想チャネル単位の走行時パワーゲーティング(予測及び通信機構)
• Network-on-ChipにおけるFat H-Treeトポロジに関する研究(ネットワーク)
• Look-Aheadルーティングを用いたオンチップルータの動的パワーシャットダウン(ARC-8 : 通信,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• クロスバ接続による3次元Network-on-Chip向け多層型トポロジ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• クロスバ接続による3次元Network-on-Chip向け多層型トポロジ(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 3次元IC向けFat TreeベースNetwork-on-Chips(マルチコア)
• 3次元IC向けFat TreeベースNetwork-on-Chips(マルチコア)
• 3次元IC向け Fat Tree ベース Network-on-Chips
• マルチキャストコンフィギュレーションのスケジューリングアルゴリズム(FPGAとその応用及び一般)
• 動的リコンフィギャラブルプロセッサMuCCRAの実装(FPGAとその応用及び一般)
• マルチキャストコンフィギュレーションのスケジューリングアルゴリズム(FPGAとその応用及び一般)
• 動的リコンフィギャラブルプロセッサMuCCRAの実装(FPGAとその応用及び一般)
• マルチキャストコンフィギュレーションのスケジューリングアルゴリズム(FPGAとその応用及び一般)
• 動的リコンフィギャラブルプロセッサMuCCRAの実装(FPGAとその応用及び一般)
• マルチキャストコンフィギュレーションのスケジューリングアルゴリズム(FPGAとその応用及び一般)
• 動的リコンフィギャラブルプロセッサMuCCRAの実装(FPGAとその応用及び一般)
• 3次元IC向けFat TreeベースNework-on-Chips
• ストリームアプリケーションを用いたマルチコアDRPの性能評価(リコンフィギャラブルアーキテクチャI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• オンチップトーラス網における仮想チャネルフリールーティング(ネットワーク)
• チップ内ネットワークにおけるFat H-Treeトポロジの性能評価(ARC-6:相互結合網,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
• オンチップトーラス網における仮想チャネルフリーなマッピング手法(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• オンチップトーラス網における仮想チャネルフリーなマッピング手法(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• チップ内ネットワークを用いたマルチタスク向けリコンフィギャラブルアーキテクチャの検討(リコンフィギャラブルシステム,一般)
• 非最短経路を用いたチップ内ネットワーク向け経路設定手法(マイクロアーキテクチャ)
• 非最短経路を用いたチップ内ネットワーク向け経路設定手法(回路およびチップ構成法, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
• 非最短経路を用いたチップ内ネットワーク向け経路設定手法
• チップ内ネットワークにおけるトポロジに対する考察(性能評価環境と応用)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 予測ルータによる低遅延Fat Treeネットワーク
• 誘導結合を用いたフィールドスタッカブルCMPのための 3-D NoC アーキテクチャの検討
• 誘導結合を用いたフィールドスタッカブルCMPのための 3-D NoC アーキテクチャの検討
• CMPにおけるオンチップルータのランタイムパワーゲーティングの評価
• メニーコアにおけるタスクの移動を支援する On-Chip Micro Mobility プロトコルの設計
• 予測ルータによる低遅延 Fat Tree ネットワーク
• 1-flit パケット構造を利用した非最短型完全適応ルーティング
• 1-flit パケット構造を利用した非最短型完全適応ルーティング
• チップ間ワイヤレス接続を利用した三次元積層アーキテクチャの研究(半導体回路,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
• エラー訂正・検出符号を用いたNetwork-on-Chipの低消費電力化 (コンピューティングシステム Vol.4 No.4)
• ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
• 多電源可変パイプラインルータにおける電源ドメインサイズの解析(ネットワーク応用,FPGA応用及び一般)
• 多電源可変パイプラインルータにおける電源ドメインサイズの解析(ネットワーク応用,FPGA応用及び一般)
• 多電源可変パイプラインルータにおける電源ドメインサイズの解析(ネットワーク応用,FPGA応用及び一般)
• 光空間リンクを用いた省配線・可変トポロジであるHPC相互結合網
• 光空間リンクを用いた省配線・可変トポロジであるHPC相互結合網
• Responsive Linkを用いた分散リアルタイムシステム向け高信頼な通信機構の設計と実装
• 予測を用いたNoC向け混雑回避機構 (コンピューティングシステム Vol.5 No.3)
• 優先度付きオンチップルータVIX
• マルチスレッドプロセッサ向け組込みJava VMの実装(設計ツールとフレームワーク,組込み技術とネットワークに関するワークショップETNET2012)
• マルチスレッドプロセッサ向け組込みJava VMの実装(設計ツールとフレームワーク,組込み技術とネットワークに関するワークショップETNET2012)
• インプリサイス計算モデルにおける温度を考慮したDVFS制御
• インプリサイス計算モデルにおける温度を考慮したDVFS制御
• Responsive Linkにおける伝送路符号化方式の動的切替手法
• Responsive Linkにおける伝送路符号化方式の動的切替手法
• サービス指向ルータ向け問合せ処理用ハードウェアの検討
• サービス指向ルータ向け問合せ処理用ハードウェアの検討
• ヘテロジニアスなマルチコアプロセッサ向け分散TLB機構の設計と実装(GPUとマルチコア,組込み技術とネットワークに関するワークショップETNET2012)
• ヘテロジニアスなマルチコアプロセッサ向け分散TLB機構の設計と実装(GPUとマルチコア,組込み技術とネットワークに関するワークショップETNET2012)
• ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装(GPUとマルチコア,組込み技術とネットワークに関するワークショップETNET2012)
• Responsive Linkを用いた分散リアルタイムシステムにおけるルーティング手法(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
• Responsive Linkを用いた分散リアルタイムシステムにおけるルーティング手法(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
• 3次元NoCの混在トポロジにおけるルーティング手法の提案(ディペンダブルコンピューティングシステム及び一般)
• 3次元NoCの混在トポロジにおけるルーティング手法の提案(ディペンダブルコンピューティングシステム及び一般)
• ITRON仕様OSのRMT Processor向け実装
• サービス指向ルータ・インフラストラクチャ(産学官連携研究開発成果発表会,Resilient Network,ディザスタ・リカバリ,BCP(Business Continuity Plan),臨時ネットワーク構築,省電力ネットワーク技術,TCP/IP,プロトコル,ルーチング,ネットワーク管理,認証/ID管理及び一般)
• 3次元NoCにおけるバスとネットワークを併用したルーティング手法(ネットワークオンチップ,デザインガイア2012-VLSI設計の新しい大地-)
• インプリサイズ計算モデルにおける温度を考慮したDVFS制御(省電力化機構,組込み技術とネットワークに関するワークショップETNET2013)

もっと見る 閉じる

スポンサーリンク