予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究

概要

論文の詳細を見る
チップ内ネットワークはパケット処理を行うルータを多数用いることで,高スケーラビリティ,高スループットを実現している.しかし,ルータ構造はルーティング計算,仮想チャネル,クロスバなどの複雑な内部処理を行うため,リピータバッファを用いた従来のバス構造に比べて転送遅延が増大する.そこで,本稿では,(1)チップ内ネットワークにおいてパケットの転送遅延を削減するために,予測機構を持つルータを適用することを提案し,(2)遅延,スループット,ハードウェア量,消費エネルギーの側面から複数の予測アルゴリズムを用いたシミュレーション評価を行う.評価結果より,単純な予測アルゴリズムを持つ予測機構の導入により,ハードウェア量は20%,エネルギーは26%の増加となるが,無負荷時のパケットの遅延は既存のワームホールネットワークに比べ最大32%の削減を達成した.また,単純な予測アルゴリズムを用いることで,予測が100%成功する理想的なネットワークの遅延に比べて7.4%の増加にとどめることができることが分かった.
一般社団法人情報処理学会の論文
2008-08-21